數(shù)字頻率計(jì)課程設(shè)計(jì)實(shí)習(xí)報(bào)告畢業(yè)論文(編輯修改稿)
2025-07-20 18:23 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 output ql。 assign ql=enamp。(q==9)。 always@(posedge clk,posedge clr)if(clr) q=0。else if(en)begin if(q9) q=q+1。 else q=0。endendmodule5．module latcher(d1,d2,en,clk,q1,q2)。input [3:0] d1,d2。input clk,en。output reg[3:0] q1,q2。always@(posedge clk)if(~en)begin q1=d1。 q2=d2。endendmodule6．module over_select(IN,SELECT,OUT)。input [3:0] IN。input SELECT。output reg[3:0] OUT。always @(SELECT)case(SELECT) 0:OUT=IN。 1:OUT=10。endcaseendmodule7．module decode4to7(incode,outcode)。input [3:0] incode。output [6:0] outcode。reg[6:0] outcode。always@(incode)begin case(incode) 439。b0000: outcode= 739。b1111110。 439。b0001: outcode= 739。b0110000。 439。b0010: outcode= 739。b1101101。 439。b0011: outcode= 739。b1111001。 439。b0100: outcode= 739。b0110011。 439。b0101: outcode= 739。b1011011。 439。b0110: outcode= 739。b1011111。 439。b0111: outcode= 739。b1110000。 439。b1000: outcode= 739。b1111111。 439。b1001: outcode= 739。b1110011。 default: outcode= 739。b1000111。 endcaseendEndmodule8. module Half_freq(CLK_in,CLK_out)。input CLK_in。output CLK_out。reg CLK_out。always@(posedge CLK_in)begin CLK_out=
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1