基于xilinx-ise-124的fpga設(shè)計流程(編輯修改稿)
2025-07-16 12:43 本頁面
【文章內(nèi)容簡介】 用于排查語法錯誤。雙擊第二個選項Simulate Behavior Model即可啟動行為級仿真了。圖10 啟動行為級仿真 雙擊Processes 欄中的Simulate Behavioral Model，將彈出Isim 窗口。將Instance and Process Name 中的test 展開，選中uut。將counter[25:0]拖到右邊的仿真窗口中。點擊restartran all,查看仿真結(jié)果。點擊break 結(jié)束。退出Isim。 （3）使用Sim仿真設(shè)計時序。圖11 ISim仿真界面 界面打開之后默認只跑1us，由于計數(shù)器計數(shù)較長，需要多運行一會才能看到led信號的跳變。點擊操作欄上的 按鈕讓它多運行一會就可以了，暫停時點擊 按鈕。另外可將Objects窗口中的信號通過右鍵選擇加入到仿真窗口中以方便觀測。4 綜合 （1）將Design窗口中的View項切換為Implementation，然后選中頂層文件，在下面的Processes窗口中就會出現(xiàn)綜合實現(xiàn)的工具選項。這里雙擊Synthesize – XST就開始運行綜合了。圖12 綜合在hierarchy 窗口選中l(wèi)ed，可以看到processes 窗口中的綜合、配置等選項。雙擊check syntax 檢查verilig 文件有誤語法錯誤。若沒有，會出現(xiàn)綠色的勾，有警告會出現(xiàn)嘆號，有錯誤會出現(xiàn)紅色的叉。雙擊synthesize 開始綜合 綜合過程中出現(xiàn)的各種警告或是錯誤報告會出現(xiàn)在Console窗口中，綜合完成后狀態(tài)顯示為 ，雙擊Errors and Warnings中的 就可以打開綜合報告。 雙擊View RTL Schematic，打開設(shè)計綜合后的RTL級視圖。雙擊后會彈出下圖所示的對話框，第一個是打開一個窗口文件管理向?qū)?，第二個是直接進入頂層設(shè)計的瀏覽。默認為第二個，點擊OK。圖13 設(shè)置RTL查看設(shè)置 下圖就是打開后能看到的頂層模塊視圖。可以看到最外層的輸入和輸出接口，一般復雜一點的設(shè)計就可以同過頂層視圖來確定個模塊之間的端口是否正確連接。圖14 頂層模塊 雙擊頂層模塊就可進入與之相應(yīng)的模塊內(nèi)部RTL視圖，在RTL級視圖里，可以清楚地看到每一條語句是被綜合工具綜合成了什么邏輯器件。核對一下是否是自己預想的邏輯電路。圖15 RTL級視圖 綜合
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1