【文章內(nèi)容簡(jiǎn)介】 可編程 的分辨率為 9～ 12位，對(duì)應(yīng)的可分辨溫度分別為 ℃、 ℃、 ℃和 ℃，可實(shí)現(xiàn)高精度測(cè)溫。 在 9位分辨率時(shí)最多在 內(nèi)把溫度轉(zhuǎn)換為數(shù)字， 12位分辨率時(shí)最多在 750ms 內(nèi)把溫度值轉(zhuǎn)換為數(shù)字，速度更快 測(cè)量結(jié)果直接輸出數(shù)字溫度信號(hào)，以 一 線總線 串行傳送給 CPU，同時(shí)可傳送 CRC 校驗(yàn)碼，具有極強(qiáng)的抗干擾糾錯(cuò)能力 負(fù)壓特性：電源極性接反時(shí)，芯片不會(huì)因發(fā)熱而燒毀， 但不能正常工作。 DS18B20的外形和內(nèi)部結(jié)構(gòu)： DS18B20內(nèi)部結(jié)構(gòu)主要由四部分組成： 64位光刻 ROM 、溫度傳感器、非揮發(fā)的溫度報(bào)警觸發(fā)器 TH 和 TL、配置寄存器。 DS18B20引腳定義： (1)DQ 為數(shù)字信號(hào)輸入 /輸出端； (2)GND 為電源地； (3)VDD 為外接供電電源輸入端（在寄生電源接線方式時(shí)接地）。 DS18B20工作原理： DS18B20的讀寫(xiě)時(shí)序和測(cè)溫原理與 DS1820相同，只是得到的溫度值的位數(shù)因分辨率不同而不同，且溫度轉(zhuǎn)換時(shí)的延時(shí)時(shí)間由2s 減為 750ms。 DS18B20測(cè)溫原理如圖 3所示。圖中低溫度系數(shù)晶振的振蕩頻率受溫度影響很小，用于產(chǎn)生固定頻率的脈沖信號(hào)送給計(jì)數(shù)器 1。高溫度系數(shù)晶振 隨溫度變化其振蕩率明顯改變，所產(chǎn)生的信號(hào)作為計(jì)數(shù)器 2的脈沖輸入。計(jì)數(shù)器 1和溫度寄存器被預(yù)置在－ 55℃所對(duì)應(yīng)的一個(gè)基數(shù)值。計(jì)數(shù)器 1對(duì) 低溫度系數(shù)晶振產(chǎn)生的脈沖信號(hào)進(jìn)行減法計(jì)數(shù)，當(dāng)計(jì)數(shù)器 1的預(yù)置值減到 0時(shí)，溫度寄存器的值將加 1，計(jì)數(shù)器 1的預(yù)置將重新被裝入，計(jì)數(shù)器 1重 新開(kāi)始對(duì)低溫度系數(shù)晶振產(chǎn)生的脈沖信號(hào)進(jìn)行計(jì)數(shù)，如此循環(huán)直到計(jì)數(shù)器 2計(jì)數(shù)到 0時(shí)，停止溫度寄存器值的累加，此時(shí)溫度寄存器中的數(shù)值即 為所測(cè)溫度。圖 3中的斜率累加器用于補(bǔ)償和修正測(cè)溫過(guò)程中的非線性，其輸出用于修正計(jì)數(shù)器 1的預(yù)置值。 DS18BCD0引腳功能圖下表 1所示 表 DS18BCD0引腳功能描述 序號(hào) 名稱(chēng) 引腳功能描述 1 GND 地信號(hào) 2 DQ 數(shù)據(jù)輸入 /輸出引腳。開(kāi)漏單總線接口引腳。當(dāng)被用著在寄生電源下，也可以向器件提供電源。 3 VDD 可選擇的 VDD 引腳。當(dāng)工作于寄生電源時(shí)，此引腳必須接地。 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 14 發(fā)光二極管 它是半導(dǎo)體二極管的一種，可以把電能轉(zhuǎn)化成光能；常簡(jiǎn)寫(xiě)為 LED。發(fā)光二極管與普通二極管一樣是由一個(gè) PN 結(jié)組成，也具有單向?qū)щ娦?。?dāng)給發(fā)光二極管加上正向電壓后，從 P 區(qū)注入到 N 區(qū)的空穴和由 N 區(qū)注入到 P區(qū)的電子，在 PN 結(jié)附近數(shù)微米內(nèi)分別與 N 區(qū)的電子和 P 區(qū)的空穴復(fù)合，產(chǎn)生自發(fā)輻射的熒光。不同的半導(dǎo)體材料中電子和空穴所 處的能量狀態(tài)不同。當(dāng)電子和空穴復(fù)合時(shí)釋放出的能量多少不同，釋放出的能量越多，則發(fā)出的光的波長(zhǎng)越短。常用的是發(fā)紅光、綠光或黃光的二極管。 發(fā)光二極管的反向擊穿電壓約 5 伏。它的正向伏安特性曲線很陡，使用時(shí)必須串聯(lián)限流電阻以控制通過(guò)管子的電流。 發(fā)光二極管電路圖形符號(hào)及實(shí)物硬件圖如下圖 、 所示 圖 發(fā)光二極管電路符號(hào) 圖 發(fā)光二級(jí)管實(shí)物圖 發(fā)光二極管物理特性： 發(fā)光二極管的兩根引線中較長(zhǎng)的一根為正極，應(yīng)接電源正極。有的發(fā)光二極管的兩根引 線一樣長(zhǎng)，但管殼上有一凸起的小舌，靠近小舌的引線是正極。 與小白熾燈泡和氖燈相比，發(fā)光二極管的特點(diǎn)是：工作電壓很低（有的僅一點(diǎn)幾伏）；工作電流很?。ㄓ械膬H零點(diǎn)幾毫安即可發(fā)光）；抗沖擊和抗震性能好，可靠性高，壽命長(zhǎng)；通過(guò)調(diào)制通過(guò)的電流強(qiáng)弱可以方便地調(diào)制發(fā)光的強(qiáng)弱。由于有這些特點(diǎn)，發(fā)光二極管在一些光電控制設(shè)備中用作光源，在許多電子設(shè)備中用作信號(hào)顯示器。把它的管心做成條狀，用 7條條狀的發(fā)光管組成 7段式半導(dǎo)體數(shù)碼管，每個(gè)數(shù)碼管可顯示 0～ 9十個(gè)數(shù)目字。 它的基本結(jié)構(gòu)是一塊電致發(fā)光的半導(dǎo)體材料，置于一個(gè)有引線的架子 上，然后四周用環(huán)氧樹(shù)脂密封，起到保護(hù)內(nèi)部芯線的作用，所以 LED 的基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 15 抗震性能好。發(fā)光二極管的核心部分是由 P 型半導(dǎo)體和 N 型半導(dǎo)體組成的晶片，在 P 型半導(dǎo)體和 N 型半導(dǎo)體之間有一個(gè)過(guò)渡層，稱(chēng)為 PN結(jié)。在某些半導(dǎo)體材料的 PN結(jié)中，注入的少數(shù)載流子與多數(shù)載流子復(fù)合時(shí)會(huì)把多余的能量以光的形式釋放出來(lái)，從而把電能直接轉(zhuǎn)換為光能。 PN 結(jié)加反向電壓，少數(shù)載流子難以注入，故不發(fā)光。這種利用注入式電致法官原理制作的二極管叫發(fā)光二極管，通稱(chēng) LED。 當(dāng)它處于正向工作狀態(tài)時(shí)（即兩端加上正向電壓），電流從 LED陽(yáng)極流向陰極時(shí)，半導(dǎo)體晶體就發(fā) 出從紫外到紅外不同顏色的光線，光的強(qiáng)弱與電流有關(guān)。 以下是傳統(tǒng)發(fā)光二極管所使用的無(wú)基半導(dǎo)體物料和所它們發(fā)光的顏色： 鋁砷化鎵 (AlGaAs)紅色及紅外線；鋁磷化鎵 (AlGaP)綠色；磷化鋁銦鎵 (AlGaInP)高亮度的橘紅色，橙色，黃色，綠色；磷砷化鎵 (GaAsP)紅色，橘紅色，黃色；磷化鎵 (GaP)紅色，黃色，綠色；氮化鎵 (GaN)綠色，翠綠色，藍(lán)色；銦氮化鎵 (InGaN)近紫外線，藍(lán)綠色，藍(lán)色；碳化硅 (SiC)(用作襯底 )藍(lán)色；硅 (Si)(用作襯底 )藍(lán)色；藍(lán)寶石 (Al2O3)(用作襯底 )藍(lán)色 zincselenide(ZnSe)藍(lán)色；鉆石 (C)紫外線；氮化鋁波長(zhǎng)為遠(yuǎn)至近的紫外線。 發(fā)光二極管特點(diǎn)： 電壓： LED 使用低壓電源，供電電壓在 624V 之間，根據(jù)產(chǎn)品不同而異，所以它是一個(gè)比使用高壓電源更安全的電源，特別適用于公共場(chǎng)所。 效能：消耗能量較同光效的白熾燈減少 80% 。 適用性：體積很小，每個(gè)單元 LED小片是 35mm 的正方形，所以可以制備成各種形狀的器件，并且適合于易變的環(huán)境 。 穩(wěn)定性： 10萬(wàn)小時(shí)，光衰為初始的 50% 。 響應(yīng)性：其白熾燈的響應(yīng)時(shí)間為毫秒級(jí)， LED 燈 的響應(yīng)時(shí)間為納秒級(jí)。 對(duì)環(huán)境污染：無(wú)有害金屬汞。 顏色：發(fā)光二極管方便地通過(guò)化學(xué)修飾方法，調(diào)整材料的能帶結(jié)構(gòu)和禁帶寬度，實(shí)現(xiàn)紅黃綠藍(lán)橙多色發(fā)光。紅光管工作電壓較小，顏色不同的紅、橙、黃、綠、藍(lán)的發(fā)光二極管的工作電壓依次升高。 價(jià)格： LED的價(jià)格現(xiàn)在越來(lái)越平民化，因 LED 省電的特性，也許不久的將來(lái)，人們都會(huì)的把白熾燈換成 LED 燈?，F(xiàn)在，我國(guó)部分城市公路、學(xué)校、廠區(qū)等場(chǎng)所已換裝萬(wàn) LED 路燈、節(jié)能燈等。 按鍵 按鍵實(shí)物圖如下圖 所示 圖 按鍵鍵盤(pán)實(shí)物圖 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 16 由四個(gè)按鍵組成的鍵盤(pán)實(shí)現(xiàn)四 種不同的功能：按鍵 1 按下實(shí)現(xiàn)鍵盤(pán) keyset功能；按鍵 2 按下實(shí)現(xiàn)加法 adder 功能；按鍵 3 按下實(shí)現(xiàn)進(jìn)入 enter 功能；按鍵4 按下實(shí)現(xiàn)復(fù)位 rst 功能。 在連接該 4 腳按鍵時(shí)，首先得用萬(wàn)用表測(cè)出哪兩個(gè)引腳是一組，在電路連接時(shí)只需要使用其中的一組即可。當(dāng)按鍵按下時(shí)，按鍵電路接通實(shí)現(xiàn)相應(yīng)功能；當(dāng)按鍵彈上時(shí)，按鍵斷開(kāi)電路。 硬件電路的連接 系統(tǒng)硬件電路板如下圖 所示 圖 硬件電路板 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 17 系統(tǒng)硬件電路連接如下圖 所示 圖 硬件電路連接 硬件電路連接的說(shuō)明 DS18B20:左右兩引腳分別接電源 VCC 和地 GND，中間引腳接一個(gè)上拉電阻接到電源 VCC，并且中間引腳接到 FPGA 芯片的 I/O 端口；四個(gè)按鍵：一端接地 GND，一端接上拉電阻接到電源 VCC，并且接到 FPGA 芯片的 I/O 端口；發(fā)光二極管：一端接到三極管，三極管的 B 端接到 FPGA 芯片的 I/O 端口， C 端接一電阻接到地 GND，另一端接到電源 VCC； 1602 液晶： 1 腳接地 GND， 2 腳接電源 VCC， 3 腳通過(guò)一電阻接到地 GND， R、 E、 S 對(duì)應(yīng)接到 FPGA 芯片的 I/O 端口， 8 位數(shù)據(jù)端 FPGA芯片的 I/O 端口，最后接上背光。最后將 FPGA 芯片上的電源 VCC 以及所有的 VCC接在一起引出一根電源線，再將 FPGA 芯片上的地 GND 以及所有的 GVD 接在一起引出一根接地線。特別需注意鍵盤(pán)的連接，以及跳線時(shí)切忌導(dǎo)線短路。 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 18 第三章 軟件設(shè)計(jì) 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的軟件原理框圖如下圖 所示 圖 軟件原理框圖 基于 Quartus 軟件 仿真波形 仿真前各信號(hào)的波形圖如下圖 所示 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 19 圖 仿真前波形圖 仿真后各波形圖如下圖所示 圖 仿真后各波形圖 基于硬件基礎(chǔ)上的軟件電路 二分頻電路 二分頻電路參考程序如下： library ieee。 use 。 use 。 use 。 entity FP2 is port ( clk20M : in std_logic。 CLK10M : buffer std_logic 。 clk200hz : buffer std_logic)。 end fp2。 architecture behav of fp2 is signal temp:integer range 0 to 8000。 begin 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 20 process(clk20m) begin if clk20m39。event and clk20m=39。139。 then clk10m=not clk10m。 end if。 end process。 process(clk20m) begin if clk20m39。event and clk20m=39。139。 then if temp7999 then temp=temp+1。 else temp=0。 clk200hz=not clk200hz。 end if。 end if。 end process。 end behav。 鍵盤(pán)電路 按鍵 1 的參考程序如下： LIBRARY IEEE。 USE 。 USE 。 entity key is port(keyset:in std_logic。 ent:in std_logic。 keyout:buffer std_logic_vector(1 downto 0))。 end key。 architecture behav of key is begin process(keyset,ent) begin if ent=39。139。 then keyout=00。 else if rising_edge(keyset) then if keyout=10 then keyout=00。 else keyout=keyout+1。 end if。 end if。 end if。 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 21 end process。 end behav。 按鍵 2 的參考程序如下： LIBRARY IEEE。 USE 。 USE 。 entity keyhl is port(mode:in std_logic_vector(1 downto 0)。 hi:in std_logic。 highs,lows:out std_logic_vector(7 downto 0))。 end keyhl。 architecture behav of keyhl is begin process(mode,hi) variable high,low:std_logic_vector(7 downto 0)。 begin if rising_edge(hi) then if mode=01 then if high=10011001 then high:=00000000。 elsif high(3 DOWNTO 0)=1001 THEN high:=high+0111。 ELSE high:=high+1。 END IF。 elsif mode=10 then if low=10011001 then low:=00000000。 elsif low(3 DOWNTO 0)=1001 THEN low:=low+0111。 ELSE low:=low+1。