【正文】 lcd select (0=data, 1=instruction) enable_out : out std_logic lcd enable line must be pulsed)。 end if。139。139。139。 when w1 = state=s5。j:=15。 state=read0。 elsif (flag = 49 ) then flag:=50。039。 wireout=39。 reset=39。wireout=39。wireout=39。 elsif (flag = 24 ) then flag:=25。 elsif (flag = 16 ) then flag:=20。 elsif (flag = 10 ) then flag:=11。 elsif (flag = 4 ) then flag:=5。 if(i=400) then reset=39。 end if。 end if。 when 1101=wd0:=8。 wd10:=wd10+1。 if wd9 then wd:=wd10。 signal state: state_type。 在硬件調(diào)試之前我們需要通過(guò)測(cè)試正確定義管腳：時(shí)鐘 clk 接 16 號(hào)腳；DS18B20 中間數(shù) 據(jù)端 wout 接 36 號(hào)腳；按鍵 keyset、 adder、 enter、 rst 分別接5 5 6 70 號(hào)腳； 1602 液晶 R、 E、 S 分別接 10 10 110， 8 位數(shù)據(jù)端D0~D7 分別接 11 11 11 11 1 12 12 123；發(fā)光二極管紅燈 ledh接 94 號(hào)腳，發(fā)光二極管黃燈 ledl 接 99 號(hào)腳。 END IF 。 Q: OUT STD_LOGIC)。 if high=00000000 and low=00000000 then highs=01000000。 USE 。 entity key is port(keyset:in std_logic。 then clk10m=not clk10m。當(dāng)按鍵按下時(shí)，按鍵電路接通實(shí)現(xiàn)相應(yīng)功能；當(dāng)按鍵彈上時(shí)，按鍵斷開(kāi)電路。 PN 結(jié)加反向電壓，少數(shù)載流子難以注入，故不發(fā)光。 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 14 發(fā)光二極管 它是半導(dǎo)體二極管的一種，可以把電能轉(zhuǎn)化成光能；常簡(jiǎn)寫(xiě)為 LED。 可編程 的分辨率為 9～ 12位，對(duì)應(yīng)的可分辨溫度分別為 ℃、 ℃、 ℃和 ℃，可實(shí)現(xiàn)高精度測(cè)溫。這些指令操作作用在沒(méi)有一個(gè)器件的 64位光刻 ROM 序列號(hào)，可以在掛在一線(xiàn)上多個(gè)器件選定某一個(gè)器件，同時(shí)，總線(xiàn)也可以知道總線(xiàn)上掛有有多少，什么樣的設(shè)備。 C 至基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 12 +125 ℃ 。第 7～ 14腳： D0～ D7為 8位雙向數(shù)據(jù)端。掉電后， FPGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA 能夠反復(fù)使用 。以高電流分配低電壓時(shí)，銅線(xiàn) 或 PCB 軌道會(huì)產(chǎn)生嚴(yán)重的電阻損耗， CPA 就會(huì)發(fā)生問(wèn)題。許多 FPGA沒(méi)有時(shí)序控制要求，因此 VCCINT、 VCCO和 VCCAUX 可以同時(shí)上電。與傳統(tǒng)邏輯電路和門(mén)陣列（如 PAL，GAL 及 CPLD 器件）相比， FPGA具有不同的結(jié)構(gòu)， FPGA利用小型查找表（ 16 1RAM）來(lái)實(shí)現(xiàn)組合邏輯，每個(gè)查找表連接到一個(gè) D 觸發(fā)器的輸入端，觸發(fā)器 再來(lái)驅(qū)動(dòng)其他邏輯電路或驅(qū)動(dòng) I/O，由此構(gòu)成了既可實(shí)現(xiàn)組合邏輯功能又可實(shí)現(xiàn)時(shí)序邏輯功能的基本邏輯單元模塊，這些模塊間利用金屬連線(xiàn)互相連接或連接到 I/O 模塊。 Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境 , 由于其強(qiáng)大的設(shè)計(jì)能力和直觀(guān)易用的接口，越來(lái)越受到 數(shù)字系統(tǒng)設(shè)計(jì) 者的歡迎。也就是說(shuō)，開(kāi)發(fā)人員完全可以通過(guò)自己設(shè)計(jì)電路來(lái)制定其芯片內(nèi)部的電路功能，使之成為專(zhuān)用集成電路（ ASIC）芯片，這就是當(dāng)代的用戶(hù)可編程邏輯器件（ PLD）技術(shù)。 Maxplus II 作為 Altera 的上一代 PLD 設(shè)計(jì)軟件，由于其出色的易用性而得到了廣泛的應(yīng)用。另外一種方法是用 CPLD（復(fù)雜可編程邏輯器 件備）。如果電源向 FPGA提供大電流，則較長(zhǎng)的上電緩升時(shí)間會(huì)引起熱應(yīng)力。此外，采用分布式電源結(jié)構(gòu)也是一種主要解決方案，給 FPGA 供電時(shí)可以將電源電壓偏移降至最低。 FPGA是由存放在片內(nèi) RAM 中的程序來(lái)設(shè)置其工作狀態(tài)的，因此，工作時(shí)需要對(duì)片內(nèi)的 RAM 進(jìn)行編程。 圖 LCD1602管腳功能 第 4腳： RS 為寄存器選擇，高電 平 1時(shí)選擇 數(shù)據(jù)寄存器、低電平 0時(shí)選擇指令 寄存器。⑩ PVC 電纜直接出線(xiàn)或德式球型接線(xiàn)盒出線(xiàn) ,便于與其它電器設(shè)備連接。 DS18B20采用一線(xiàn)通信接口。 DS18B20在使用中不需要任何外圍元件，全部 傳感元基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 13 件及轉(zhuǎn)換電路集成在形如一只三極管的集成電路內(nèi)。當(dāng)被用著在寄生電源下，也可以向器件提供電源。 它的基本結(jié)構(gòu)是一塊電致發(fā)光的半導(dǎo)體材料，置于一個(gè)有引線(xiàn)的架子 上，然后四周用環(huán)氧樹(shù)脂密封，起到保護(hù)內(nèi)部芯線(xiàn)的作用，所以 LED 的基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 15 抗震性能好?，F(xiàn)在，我國(guó)部分城市公路、學(xué)校、廠(chǎng)區(qū)等場(chǎng)所已換裝萬(wàn) LED 路燈、節(jié)能燈等。 begin 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 20 process(clk20m) begin if clk20m39。 鍵盤(pán)電路 按鍵 1 的參考程序如下： LIBRARY IEEE。 end behav。 END IF。 END ENTITY DEBOUNCING 。139。 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 24 第五章 課程總結(jié) 通過(guò)本次 基于 FPGA溫度監(jiān)測(cè)系統(tǒng)的課程設(shè)計(jì) 讓我們完成從軟件 — 硬件 — 軟件和硬件的結(jié)合 — 系統(tǒng)調(diào)試這一系列過(guò)程， 讓我們進(jìn)一步加深對(duì) Quartus 軟件的了解，熟悉掌握 Quartus 軟件中原理圖與 VHDL 語(yǔ)言的結(jié)合使用。 wireout: inout std_logic )。 if wd9 then wd:=wd10。 wd10:=wd10+1。 when 1010=wd0:=6。 else temp1=0。 reset=39。 end if。state =w2。state =w0。039。state =w2。state =w0。039。 if (i = 750000 or wireout=39。 elsif (flag = 42 ) then flag:=43。 state=read0。j:=8。wireout=39。039。139。reset=39。 end if。 architecture behav of led is begin process(high,low,d0,d1,d2) begin if d0high(7 downto 4) then ledh=39。end if。 data_out : out std_logic_vector(7 downto 0)。 ponent lcd0 port ( clk : in std_logic。 １６０２程序： library ieee。end if。 end if。 when read2= emp(j)= wireout。139。 elsif (flag = 60 ) then flag:=0。039。 wireout=39。j:=6。 state=read0。 when s7 = if(flag = 40 ) then flag:=41。state =w0。state =w2。state =w0。Z39。039。state =w0。 end if。 if (i=100) then reset=39。 variable flag : integer range 0 to 60。 when others=null。 case temp(3 downto 0) is when 0000=wd0:=0。 if wd9 then wd:=wd10。 signal temp: std_logic_vector( 15 downto 0)。 由于種種原因帶給調(diào)試諸多不便，因此本次實(shí)訓(xùn)需要我們耐心做好每一步驟，否則將會(huì)前功盡棄！ 通過(guò)本次實(shí)訓(xùn)周 讓我有了對(duì) EDA、 FPGA 芯片、 DS18B 1602 液晶等進(jìn)一步了解和認(rèn)識(shí)， 更加鞏固了對(duì)書(shū)本知識(shí)的運(yùn)用，復(fù)習(xí)了書(shū)本上的內(nèi)容，提高了動(dòng)手操作能力。 DD1 = D1。 SIGNAL Q0, Q1 : STD_LOGIC 。lows=low。 highs,lows:out std_logic_vector(7 downto 0))。 end key。 process(clk20m) begin if clk20m39。特別需注意鍵盤(pán)的連接，以及跳線(xiàn)時(shí)切忌導(dǎo)線(xiàn)短路。 以下是傳統(tǒng)發(fā)光二極管所使用的無(wú)基半導(dǎo)體物料和所它們發(fā)光的顏色： 鋁砷化鎵 (AlGaAs)紅色及紅外線(xiàn)；鋁磷化鎵 (AlGaP)綠色；磷化鋁銦鎵 (AlGaInP)高亮度的橘紅色，橙色，黃色，綠色；磷砷化鎵 (GaAsP)紅色，橘紅色，黃色；磷化鎵 (GaP)紅色，黃色，綠色；氮化鎵 (GaN)綠色，翠綠色，藍(lán)色；銦氮化鎵 (InGaN)近紫外線(xiàn)，藍(lán)綠色，藍(lán)色；碳化硅 (SiC)(用作襯底 )藍(lán)色；硅 (Si)(用作襯底 )藍(lán)色；藍(lán)寶石 (Al2O3)(用作襯底 )藍(lán)色 zincselenide(ZnSe)藍(lán)色；鉆石 (C)紫外線(xiàn)；氮化鋁波長(zhǎng)為遠(yuǎn)至近的紫外線(xiàn)。不同的半導(dǎo)體材料中電子和空穴所 處的能量狀態(tài)不同。 DS18B20引腳定義： (1)DQ 為數(shù)字信號(hào)輸入 /輸出端； (2)GND 為電源地； (3)VDD 為外接供電電源輸入端（在寄生電源接線(xiàn)方式時(shí)接地）。測(cè)量結(jié)果將被放置在 DS18B20內(nèi)存中，并可以讓 閱讀發(fā)出記憶功能的指揮，閱讀內(nèi)容的片上存儲(chǔ)器。 C 至 +85 176。 1602LCD 的特性： +5V 電壓，對(duì)比度可調(diào)；內(nèi)含復(fù)位電路；提供各種控制命令 ,如：清屏、字符閃爍、光標(biāo)閃爍、顯示移位等多種功能；有 80字節(jié)顯示數(shù)據(jù)存儲(chǔ)器 DDRAM；內(nèi)建有 192個(gè) 5X7點(diǎn)陣的字型的字符發(fā)生器 CGROM； 8個(gè)可由用戶(hù)自定義的 5X7的字符發(fā)生器 CGRAM。這樣，同一片 FPGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。 DPA中， DC/DC 轉(zhuǎn)換器與負(fù)載（例如 FPGA）之間的距離近得多，因而線(xiàn)路電阻和配線(xiàn)電感引起的電壓下降得以減小。對(duì)于一些 FPGA，必須同時(shí)給 VCCINT 和 VCCO 供電。最終選擇何種電源取決于系統(tǒng)、系統(tǒng)預(yù)算和上市時(shí)間要求。在理解該系統(tǒng)的整體框圖后，我們需要進(jìn)一步了解各組成系統(tǒng)的硬件的使用及其功能。設(shè)計(jì)人員可以通過(guò)軟件編程來(lái)修改硬件的功能，極大地提高了設(shè)計(jì)的靈活性和通用性，使電子設(shè)計(jì)變得簡(jiǎn)單快速。 Quartus II 支持 Altera 的 IP 核，包含了LPM/MegaFunction 宏功能模塊庫(kù)，使用戶(hù)可以充分利用 成熟的模塊，簡(jiǎn)化了設(shè)計(jì)的復(fù)雜性、加快了設(shè)計(jì)速度。但是他們也有很多的優(yōu)點(diǎn)比如可以快速成品，可以被修改來(lái)改正基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 8 程序中的錯(cuò)誤和更便宜的造價(jià)。與LDO 不同，開(kāi)關(guān)式穩(wěn)壓器需利用電感來(lái)實(shí)現(xiàn) DCDC 轉(zhuǎn)換。 對(duì)于高速、高密度 FPGA 器件，保持良好的信號(hào)完整性對(duì)于實(shí)現(xiàn)可靠、可重復(fù)的設(shè)計(jì)十分關(guān)鍵。 4）FPGA 是 ASIC電路中設(shè)計(jì)周期最短、開(kāi)發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 LCD1602 液晶顯示管腳功能如下圖 所示 1602采用標(biāo)準(zhǔn)的 16腳接口，其中：第 1腳： VSS為電源地。③、支持多點(diǎn)組網(wǎng)功能，多個(gè) DS18B20可以并聯(lián)在唯一的三線(xiàn)上，最多只能并聯(lián) 8個(gè)，實(shí)現(xiàn)多點(diǎn)測(cè)溫，如果數(shù)量過(guò)多，會(huì)使供電電源電壓過(guò)低，從而造成信號(hào)傳輸?shù)牟环€(wěn)定。這使得溫度傳感器放置在許多不同的地方。 DS18B20封裝形式如下圖 DS18B20的主要特性： 適應(yīng)電壓范圍更寬，電壓范圍： ～ ，在寄生電源方式下可由數(shù) 據(jù)線(xiàn)供電。圖 3中的斜率累加器用于補(bǔ)償和修正測(cè)溫過(guò)程中的非線(xiàn)性，其輸出用于修正計(jì)數(shù)器 1的預(yù)置值。 與小白熾燈泡和氖燈相比，發(fā)光二極管的特點(diǎn)是：工作電壓很低（有的僅一點(diǎn)幾伏）；工作電流很小（有的僅零點(diǎn)幾毫安即可發(fā)光）；抗沖擊和抗震性能好，可靠性高，壽命長(zhǎng)；通過(guò)調(diào)制通過(guò)的電流強(qiáng)弱可以方便地調(diào)制發(fā)光的強(qiáng)弱。 顏色：發(fā)光二極管方便地通過(guò)化學(xué)修飾方法，調(diào)整材料的能帶結(jié)構(gòu)和禁帶寬度，實(shí)現(xiàn)紅黃綠藍(lán)橙多色發(fā)光。 clk200hz