【正文】 種應(yīng)用中，因?yàn)槠骷柰ㄟ^降低輸出電壓來限制電流，所以不推薦使用返送電流限制。 對(duì)于高速、高密度 FPGA 器件，保持良好的信號(hào)完整性對(duì)于實(shí)現(xiàn)可靠、可重復(fù)的設(shè)計(jì)十分關(guān)鍵。如果去耦不充分，邏輯轉(zhuǎn)換將會(huì)影響電源和地電壓，導(dǎo)致器件工作不正常。在傳統(tǒng)電源結(jié)構(gòu)中， AC/DC 或 DC/DC 轉(zhuǎn)換器位于一個(gè)地方，并提供多 個(gè)輸出電壓，在整個(gè)系統(tǒng)內(nèi)分配。以高電流分配低電壓時(shí)，銅線 或 PCB 軌道會(huì)產(chǎn)生嚴(yán)重的電阻損耗， CPA 就會(huì)發(fā)生問題。采用 DPA時(shí)，整個(gè)系統(tǒng)內(nèi)僅分配一個(gè)半穩(wěn)壓的 DC電壓，各 DC/DC 轉(zhuǎn)換器（線性或開關(guān)式）與各負(fù)載相鄰。這種為負(fù)載提供本地電源的方法稱為負(fù)載點(diǎn) (POL)。如圖 11所示（注：圖 11只是一個(gè)示意圖，實(shí)際上每一個(gè)系列的 FPGA 都有其相應(yīng)的內(nèi)部結(jié)構(gòu)）， FPGA 芯片主 要由 7部分完成，分別為：可編程輸入輸出單元、基本可編程邏輯單元、完整的時(shí)鐘管理、嵌入塊式RAM、豐富的布線資源、內(nèi)嵌的底層功能單元和內(nèi)嵌專用硬件模塊。 2） FPGA 可做其它全定制或半定制 ASIC 電路的中試樣片。 4）FPGA 是 ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一?？梢哉f， FPGA 芯片 是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一 。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。掉電后， FPGA恢復(fù)成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA 能夠反復(fù)使用 。當(dāng)需要修改 FPGA 功能時(shí)，只需換一片 EPROM 即可。因此， FPGA 的使用非常靈活。（ 16 列 2 行） 注：為了表示的方便 ，后文皆以 1 表示高電平， 0 表示低電平。每位之間有一個(gè)點(diǎn)距的間隔每行之間也有間隔起到了字符間距和行間距的作用，正因?yàn)槿绱怂运荒茱@示圖形（用自定義 CGRAM，顯示效果也不好） n1602LCD是指顯示的內(nèi)容為 16X2,即可以顯示兩行，每行 16 個(gè)字符液晶模塊（顯示字符和數(shù)字）。 LCD1602 液晶顯示管腳功能如下圖 所示 1602采用標(biāo)準(zhǔn)的 16腳接口，其中：第 1腳： VSS為電源地。第 3腳： V0為液晶顯示器對(duì)比度調(diào)整端，接正電源時(shí)對(duì)比度最弱，接地電源時(shí)對(duì)比度最高（對(duì)比度過高時(shí)會(huì) 產(chǎn)生“鬼影”，使用時(shí)可以通過一個(gè) 10K的電位器調(diào)整 對(duì) 比 度 ） 。第 5腳： RW為讀寫信號(hào)線，高電平 (1)時(shí)進(jìn)行讀操作，低電平 (0)時(shí)進(jìn)行寫操作。第 7～ 14腳： D0～ D7為 8位雙向數(shù)據(jù)端。 15腳背光正極， 16腳背光負(fù)極。 DS18B20溫度傳感器 DS18B20 傳感器實(shí)物圖如下圖 所示 DS18B20數(shù)字溫度傳感器接線方便，封裝成后可應(yīng)用于多種場(chǎng)合，如管道式，螺紋式，磁鐵吸附式，不銹鋼封裝式，型號(hào)多種多樣，有 LTM8877， LTM8874等等。封裝后的 DS18B20可用于電纜溝測(cè)溫，高爐水循環(huán)測(cè)溫，鍋爐測(cè)溫，機(jī)房測(cè)溫，農(nóng)業(yè)大棚測(cè)溫，潔凈室測(cè)溫，彈藥 圖 DS18B20 庫測(cè)溫等各種非極限溫度場(chǎng)合。技術(shù)性能描述 ：①、獨(dú)特的單線接口方式， DS18B20在與微處理器連接時(shí)僅需要一條口線即可實(shí)現(xiàn)微處理器與 DS18B20的雙向通訊。③、支持多點(diǎn)組網(wǎng)功能，多個(gè) DS18B20可以并聯(lián)在唯一的三線上，最多只能并聯(lián) 8個(gè)，實(shí)現(xiàn)多點(diǎn)測(cè)溫，如果數(shù)量過多，會(huì)使供電電源電壓過低，從而造成信號(hào)傳輸?shù)牟环€(wěn)定。⑧、適用 于 DN15~25, DN40~DN250各種介質(zhì)工業(yè)管道和狹小空間設(shè)備測(cè)溫⑨、標(biāo)準(zhǔn)安裝螺紋 M10X1, , G1/2”任選 。應(yīng)用范圍：該產(chǎn)品適用于冷凍庫，糧倉，儲(chǔ)罐，電訊機(jī)房，電力機(jī)房，電纜線槽等測(cè)溫和控制領(lǐng)域 ；軸瓦，缸體，紡機(jī)，空調(diào)，等狹小空間工業(yè)設(shè)備測(cè)溫和控制；汽車空調(diào)、冰箱、冷柜、以及中低溫干燥箱等；供熱 /制冷管道熱量計(jì)量，中央空調(diào)分戶熱能計(jì)量和工業(yè)領(lǐng)域測(cè)溫和控制 。 C 至基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 12 +125 ℃ 。 F 到 257華氏度 10 176。 C 范圍內(nèi)精度為177。 C 溫度傳感器可編程的分辨率為 9~12位 溫度轉(zhuǎn)換為 12位數(shù)字格式最大值為 750毫秒 用戶可定義的非易失性溫度報(bào)警設(shè)置 應(yīng)用范圍包括恒溫控制，工業(yè)系統(tǒng)，消費(fèi)電子產(chǎn)品溫度計(jì)，或任何熱敏感系統(tǒng) 描述該 DS18B20的數(shù)字溫度計(jì)提 供 9至 12位（可編程設(shè)備溫度讀數(shù)。為讀寫以及溫度轉(zhuǎn)換可以從數(shù)據(jù)線本身獲得能量，不需要外接電源。這使得溫度傳感器放置在許多不同的地方。 DS18B20的電源也可以從外部 3V5 .5V的電壓得到。因?yàn)橐痪€通 信接口，必須在先完成 ROM設(shè)定，否則記憶和控制功能將無法使用。這些指令操作作用在沒有一個(gè)器件的 64位光刻 ROM 序列號(hào)，可以在掛在一線上多個(gè)器件選定某一個(gè)器件，同時(shí)，總線也可以知道總線上掛有有多少，什么樣的設(shè)備。一個(gè)控制功能指揮指示 DS18B20的演出測(cè)溫。溫度報(bào)警觸發(fā)器 TH 和 TL 都有一字節(jié) EEPROM 的數(shù)據(jù)。在片上還載有配置字節(jié)以理想的解決溫度數(shù)字轉(zhuǎn)換。通過緩存器讀寄存器。 DS18B20封裝形式如下圖 DS18B20的主要特性： 適應(yīng)電壓范圍更寬，電壓范圍： ～ ，在寄生電源方式下可由數(shù) 據(jù)線供電。 DS18B20支持多點(diǎn)組網(wǎng)功能， 圖 DS18B20封裝 多個(gè) DS18B20可以并聯(lián)在唯一的三線上，實(shí)現(xiàn)組網(wǎng)多點(diǎn)測(cè)溫。 溫范圍－ 55℃～+125℃，在 10～ +85℃時(shí)精度為177。 可編程 的分辨率為 9～ 12位，對(duì)應(yīng)的可分辨溫度分別為 ℃、 ℃、 ℃和 ℃，可實(shí)現(xiàn)高精度測(cè)溫。 DS18B20的外形和內(nèi)部結(jié)構(gòu)： DS18B20內(nèi)部結(jié)構(gòu)主要由四部分組成： 64位光刻 ROM 、溫度傳感器、非揮發(fā)的溫度報(bào)警觸發(fā)器 TH 和 TL、配置寄存器。 DS18B20工作原理： DS18B20的讀寫時(shí)序和測(cè)溫原理與 DS1820相同，只是得到的溫度值的位數(shù)因分辨率不同而不同，且溫度轉(zhuǎn)換時(shí)的延時(shí)時(shí)間由2s 減為 750ms。圖中低溫度系數(shù)晶振的振蕩頻率受溫度影響很小，用于產(chǎn)生固定頻率的脈沖信號(hào)送給計(jì)數(shù)器 1。計(jì)數(shù)器 1和溫度寄存器被預(yù)置在－ 55℃所對(duì)應(yīng)的一個(gè)基數(shù)值。圖 3中的斜率累加器用于補(bǔ)償和修正測(cè)溫過程中的非線性，其輸出用于修正計(jì)數(shù)器 1的預(yù)置值。開漏單總線接口引腳。 3 VDD 可選擇的 VDD 引腳。 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 14 發(fā)光二極管 它是半導(dǎo)體二極管的一種，可以把電能轉(zhuǎn)化成光能；常簡寫為 LED。當(dāng)給發(fā)光二極管加上正向電壓后，從 P 區(qū)注入到 N 區(qū)的空穴和由 N 區(qū)注入到 P區(qū)的電子，在 PN 結(jié)附近數(shù)微米內(nèi)分別與 N 區(qū)的電子和 P 區(qū)的空穴復(fù)合，產(chǎn)生自發(fā)輻射的熒光。當(dāng)電子和空穴復(fù)合時(shí)釋放出的能量多少不同，釋放出的能量越多，則發(fā)出的光的波長越短。 發(fā)光二極管的反向擊穿電壓約 5 伏。 發(fā)光二極管電路圖形符號(hào)及實(shí)物硬件圖如下圖 、 所示 圖 發(fā)光二極管電路符號(hào) 圖 發(fā)光二級(jí)管實(shí)物圖 發(fā)光二極管物理特性： 發(fā)光二極管的兩根引線中較長的一根為正極，應(yīng)接電源正極。 與小白熾燈泡和氖燈相比，發(fā)光二極管的特點(diǎn)是：工作電壓很低（有的僅一點(diǎn)幾伏）；工作電流很?。ㄓ械膬H零點(diǎn)幾毫安即可發(fā)光）；抗沖擊和抗震性能好，可靠性高，壽命長；通過調(diào)制通過的電流強(qiáng)弱可以方便地調(diào)制發(fā)光的強(qiáng)弱。把它的管心做成條狀，用 7條條狀的發(fā)光管組成 7段式半導(dǎo)體數(shù)碼管，每個(gè)數(shù)碼管可顯示 0～ 9十個(gè)數(shù)目字。發(fā)光二極管的核心部分是由 P 型半導(dǎo)體和 N 型半導(dǎo)體組成的晶片，在 P 型半導(dǎo)體和 N 型半導(dǎo)體之間有一個(gè)過渡層，稱為 PN結(jié)。 PN 結(jié)加反向電壓，少數(shù)載流子難以注入，故不發(fā)光。 當(dāng)它處于正向工作狀態(tài)時(shí)（即兩端加上正向電壓），電流從 LED陽極流向陰極時(shí)，半導(dǎo)體晶體就發(fā) 出從紫外到紅外不同顏色的光線，光的強(qiáng)弱與電流有關(guān)。 發(fā)光二極管特點(diǎn)： 電壓： LED 使用低壓電源，供電電壓在 624V 之間，根據(jù)產(chǎn)品不同而異，所以它是一個(gè)比使用高壓電源更安全的電源，特別適用于公共場(chǎng)所。 適用性：體積很小，每個(gè)單元 LED小片是 35mm 的正方形，所以可以制備成各種形狀的器件，并且適合于易變的環(huán)境 。 響應(yīng)性：其白熾燈的響應(yīng)時(shí)間為毫秒級(jí)， LED 燈 的響應(yīng)時(shí)間為納秒級(jí)。 顏色：發(fā)光二極管方便地通過化學(xué)修飾方法，調(diào)整材料的能帶結(jié)構(gòu)和禁帶寬度，實(shí)現(xiàn)紅黃綠藍(lán)橙多色發(fā)光。 價(jià)格： LED的價(jià)格現(xiàn)在越來越平民化，因 LED 省電的特性，也許不久的將來，人們都會(huì)的把白熾燈換成 LED 燈。 按鍵 按鍵實(shí)物圖如下圖 所示 圖 按鍵鍵盤實(shí)物圖 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 16 由四個(gè)按鍵組成的鍵盤實(shí)現(xiàn)四 種不同的功能：按鍵 1 按下實(shí)現(xiàn)鍵盤 keyset功能；按鍵 2 按下實(shí)現(xiàn)加法 adder 功能；按鍵 3 按下實(shí)現(xiàn)進(jìn)入 enter 功能；按鍵4 按下實(shí)現(xiàn)復(fù)位 rst 功能。當(dāng)按鍵按下時(shí)，按鍵電路接通實(shí)現(xiàn)相應(yīng)功能；當(dāng)按鍵彈上時(shí)，按鍵斷開電路。最后將 FPGA 芯片上的電源 VCC 以及所有的 VCC接在一起引出一根電源線，再將 FPGA 芯片上的地 GND 以及所有的 GVD 接在一起引出一根接地線。 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 18 第三章 軟件設(shè)計(jì) 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的軟件原理框圖如下圖 所示 圖 軟件原理框圖 基于 Quartus 軟件 仿真波形 仿真前各信號(hào)的波形圖如下圖 所示 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 19 圖 仿真前波形圖 仿真后各波形圖如下圖所示 圖 仿真后各波形圖 基于硬件基礎(chǔ)上的軟件電路 二分頻電路 二分頻電路參考程序如下： library ieee。 use 。 entity FP2 is port ( clk20M : in std_logic。 clk200hz : buffer std_logic)。 architecture behav of fp2 is signal temp:integer range 0 to 8000。event and clk20m=39。 then clk10m=not clk10m。 end process。event and clk20m=39。 then if temp7999 then temp=temp+1。 clk200hz=not clk200hz。 end if。 end behav。 USE 。 entity key is port(keyset:in std_logic。 keyout:buffer std_logic_vector(1 downto 0))。 architecture behav of key is begin process(keyset,ent) begin if ent=39。 then keyout=00。 else keyout=keyout+1。 end if。 基于ＦＰＧＡ溫度監(jiān)測(cè)系統(tǒng)的設(shè)計(jì) 21 end process。 按鍵 2 的參考程序如下： LIBRARY IEEE。 USE 。 hi:in std_logic。 end keyhl。 begin if rising_edge(hi) then if mode=01 then if high=10011001 then high:=00000000。 ELSE high:=high+1。 elsif mode=10 then if low=10011001 then low:=00000000。 ELSE low:=low+1。 end if。 if high=00000000 and low=00000000 then highs=01000000。 else highs=high。 end if。 end behav。 USE 。 USE 。 1: OUT STD_LOGIC )。 ARCHITECTURE ART OF DEBOUNCING IS SIGNAL DD1,DD0,0,D_OUT,D_OUT1:STD_LOGIC。 Q: OUT STD_LOGIC)。 SIGNAL VCC, INV_D : STD_LOGIC 。 SIGNAL D1, D0 : STD_LOGIC 。139。 INV_D = NOT D_IN 。 U2: DCFQ PORT MAP (CLK = CLK, CLRN = Q0, PRN = VCC, D