eda考試題目答案(編輯修改稿)
2025-07-16 08:24 本頁面
【文章內(nèi)容簡介】 EN IF load=39。139。 THEN reg8=din。 ELSE reg8(6 DOWNTO 0)=reg8(7 DOWNTO 1)。 END IF。 END IF。END PROCESS。qb=reg8(0)。 dout=reg8。END behav。 31進制計數(shù)器 LIBRARY IEEE。USE 。USE 。ENTITY CNT31 IS PORT (CLK,RST,EN, LOAD : IN STD_LOGIC。 DATA:IN STD_LOGIC_VECTOR(4 DOWNTO 0)。 DOUT:OUT STD_LOGIC_VECTOR(4 DOWNTO 0)。 COUT:OUT STD_LOGIC )。 END ENTITY CNT31。ARCHITECTURE behav OF CNT31 ISBEGIN PROCESS(CLK, RST, EN, LOAD) VARIABLE Q : STD_LOGIC_VECTOR(4 DOWNTO 0)。 BEGIN IF RST = 39。039。 THEN Q:= (OTHERS =39。039。) 。 ELSIF CLK39。EVENT AND CLK=39。139。 THEN IF EN =39。139。 THEN IF (LOAD=39。039。) THEN Q:=DATA。 ELSE IF Q 30 THEN Q := Q + 1。 ELSE Q:= (OTHERS =39。039。)。 END IF。 END IF。 END IF。END IF。 IF Q= 30 THEN COUT = 39。139。 ELSE COUT =39。039。END IF。DOUT = Q。 END PROCESS。END behav。8位奇偶校驗電路LIBRARY IEEE。USE 。ENTITY parity_check ISPORT (a:IN STD_LOGIC_VECTOR (7 DOWNTO 0)。y:OUT STD_LOGIC)。END parity_check。ARCHITECTURE arch OF parity_check ISBEGINPROCESS(a)VARIABLE temp:STD_LOGIC。BEGINtemp:=39。039。 FOR i IN 0 TO 7 LOOPtemp:=temp XOR a(i)。END LOOP。y=temp。END PROCESS。END arch。 編程實現(xiàn)下圖所示的控制時序，K為輸入信號；處于狀態(tài)St2時輸出信號yout=’1’,其他狀態(tài)下yout=’0’。（此題也會反過來考，給出程序要求畫出對應(yīng)時序圖）K=’0’K=’0’K=’0’K=’1’K=’1’
語文相關(guān)推薦
鄂ICP備17016276號-1