【文章內(nèi)容簡介】 半加器按照我們的平時生活習慣，來分析半加器的真值表，讓學生從生活角度入手，較易讓學生接受。 半加器的定義:半加器是不考慮低位進位的一位二進制加法器。根據(jù)半加器的定義推出二個二進制數(shù)相加的結(jié)果，用表列出，用類似真值表的結(jié)果來表述。就構(gòu)成了半加器的真值表。 半加器的真值表 半加器的真值表輸 入輸出被加數(shù)A 加數(shù) B和數(shù)S 進位數(shù)C0 00 11 01 10 01 01 00 1。表中的A和B分別表示被加數(shù)和加數(shù)輸入，S為本位和輸出，C為向相鄰高位的進位輸出。由真值表可直接寫出輸出邏輯函數(shù)表達式: 然后根據(jù)真值表寫出輸出量的邏輯函數(shù)，有利于學生能夠具體的掌握該項內(nèi)容。為了提高學生的學習興趣，在課堂上就可以讓學生依據(jù)表達式畫出電路圖。最后根據(jù)學生的練習情況，提出半加器的邏輯符號，并介紹有關集成電路的應用?？梢?，可用一個異或門和一個與門組成半加器。 如果想用與非門組成半加器，則將上式用代數(shù)法變換成與非形式： 由此畫出用與非門組成的半加器。 與非門組成的半加器 半加器的符號 二、 全加器全加器是考慮了低位進位的一位二進制加法器。在多位數(shù)加法運算時，除最低位外，其他各位都需要考慮低位送來的進位。全加器就具有這種功能。表中的Ai和Bi分別表示被加數(shù)和加數(shù)輸入，Ci1表示來自相鄰低位的進位輸入。Si為本位和輸出，Ci為向相鄰高位的進位輸出?？捎枚皇M制的加法來說明半加器與全加器的聯(lián)系與區(qū)別。例如：28+25=53，在進行8+5的時候就是半加器來完成，當要進行2+2+1=5（其中有一個加數(shù)為1是8+5的進位位）就是全加器了。 全加器的真值表輸 入輸 出Ai Bi CI1Si Ci 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 說明：此表中的輸入是單個的二進制數(shù)，彼此沒有聯(lián)系，例如011就是0+1+1=2（10）=11（2）由真值表直接寫出Si和Ci的輸出邏輯函數(shù)表達式，再經(jīng)代數(shù)法化簡和轉(zhuǎn)換得： 根據(jù)（）和（）（a）所示。（b）所示為全加器的代表符號。 全加器 （a）邏輯圖 （b）符號基本RS觸發(fā)器 基本RS觸發(fā)器可由兩個“與非”門交叉連接而成，如下圖所示。不定做好與組合邏輯電路的銜接觸發(fā)器其實也是由門電路組成的組合邏輯門電路，因此要理解和掌握它，就要先得從組合邏輯門電路入手。 以上這個圖是基本RS觸發(fā)器，它其實是由2個與非門的輸入端與出端交叉耦合而組成，所以對于與非門的理解明了。與非門，其表示的意思為Y=，其規(guī)律為全1出0，有0出1，只有理解了基本與非門，才可以去進一步分析基本RS觸發(fā)器。 Q與是基本觸發(fā)器的輸出端，兩者的邏輯狀態(tài)在正常條件下能保持相反。這種觸發(fā)器有兩種穩(wěn)定狀態(tài)：一個狀態(tài)是Q=1，=0，稱為置位狀態(tài)（“1”態(tài)）；另一個狀態(tài)是Q=0，=1，稱為復位狀態(tài)（“0”態(tài)），相當于以Q為準來命名。相應的輸入端分別稱為直接置位端或直接置“1”端（）和直接復位端“0”端（）。S相當于1的形狀，R相當于0的形狀。 基本RS觸發(fā)器輸出與輸入的邏輯關系。 1）=1，=0 所謂=1，就是將端保持高電位；而=0，就是在端加一個負脈沖。設觸發(fā)器的初始狀態(tài)為“1”態(tài)，即Q=1，=0。這時“與非”門G2有一個輸入端為“0”，其輸出端變?yōu)椤?”；而“與非”門G1的兩個輸入端全為“1”，其輸出端Q變?yōu)椤?”。因此，在端加負脈沖后，觸發(fā)器就由“1”態(tài)翻轉(zhuǎn)為“0”態(tài)。如果它的初始態(tài)為“0”態(tài)，觸發(fā)器仍保持“0”態(tài)不變。 2）=0， =1 設觸發(fā)器的初始狀態(tài)為“0”態(tài)，即Q=0，=1。這是“與非”門G1有一個輸入端為“0”，其輸出端Q變?yōu)椤?”；而“與非”門G2的兩個輸入端全為“1”，其輸出端變?yōu)椤?”。因此，在端加負脈沖后，觸發(fā)器就由“0”態(tài)翻轉(zhuǎn)為“1”態(tài)。如果它的初始狀態(tài)為“1”態(tài)，觸發(fā)器人保持“1”太不變。 3）=1， =1 假如在（1）中由“0”變?yōu)椤?”（即除去負脈沖），或在（2）中由“0”變?yōu)椤?”，這樣，==1，則觸發(fā)器保持原狀態(tài)不變。這就是它具有存儲或記憶功能。 4）=0， =0 當端和端同時加負脈沖時，兩個“與非”門輸出端都為“1”，這就達不到Q與的狀態(tài)應該相反的邏輯要求。但當負脈沖除去后，觸發(fā)器將由各種偶然因素決定其最終狀態(tài)。因此這種情況在使用中應該禁止出現(xiàn)?？芍綬S觸發(fā)其由兩個穩(wěn)定狀態(tài)，它可以直接置位或復位，并具有存儲或記憶的功能。在直接置位端加負脈沖（=0）即可置位，在直接復位端加負脈沖（=0）即可復位。負脈沖除去以后，直接置位端和復位端都處于“1”態(tài)高電平（平時固定接高電平），此時觸發(fā)器保持原狀態(tài)不變，實現(xiàn)存儲或記憶功能。但是復脈沖不可同時加在直接置位端和直接復位端。基本RS觸發(fā)器的狀態(tài)表見下圖（c）。上圖（b）是基本RS觸發(fā)器的圖形符號，途中輸入端引線上靠近方框的小圓圈是表示觸發(fā)器用負脈沖“0電平”來置位或復位,即低電平有效，故用和表示。上面介紹的基本觸發(fā)器是各種雙穩(wěn)態(tài)觸發(fā)器的共同部分。一般觸發(fā)器還有導引帶你路（或稱控制電路）部分，通過它把輸入信號引導到基本觸發(fā)器。下圖是可控RS觸發(fā)器的邏輯圖，其中，“與非”門G1和G2構(gòu)成基本觸發(fā)器，“與非”門G3和G4構(gòu)成導引電路。R和S是置“0”和置“1”信號的輸入端。 主從RS觸發(fā)器1. 電路形式 首先學生要從電路形式上來認識主從型RS觸發(fā)器，然后才能從原有的RS觸發(fā)器入手來進行分析，有利于學生知識的系統(tǒng)化，能夠有層次感。先從同步RS觸發(fā)器的缺點開始，分析電路的問題所在，擔出解決問題有辦法。以提高學生的學習興趣。2. 工作原理 CP=1期間，主觸發(fā)器狀態(tài)隨R 、S翻轉(zhuǎn)，從觸發(fā)器狀態(tài)保持不變。 CP從1變成0時，從觸發(fā)器的狀態(tài)隨此時主觸發(fā)器狀態(tài)翻轉(zhuǎn)。 CP=0期間，主觸發(fā)器和從觸發(fā)器狀態(tài)均保持不變。 因此，主從RS觸發(fā)器是一個邊沿觸發(fā)器然后由工作原理推出真值表。以利于學生有序的掌握知識。由于電路的結(jié)構(gòu)比較復雜，學生在平時使用的過程在中會有較多的不便，故引出主從型RS觸發(fā)器的邏輯符號，以便在平時畫圖時使用。3. 功能表、表達式和邏輯符號 真值表不能夠死記硬背，要講究機巧，這里要引用RS觸發(fā)器的規(guī)則，這里是輸入高電平有效，只有當輸入有一個為1時，輸出才可能發(fā)生變化，當RS為00時則輸出不變。當兩個現(xiàn)時有效時則輸出不能確定。由于R像0則當RS為10時則輸出為0，又由于S像1，則當RS輸入為01時，則輸出為1。這樣學生就會較深的記住主從型RS觸發(fā)器的真值表了。又能夠讓學生區(qū)分同步RS觸發(fā)器的邏輯功能。 4. 波形圖 主從RS觸發(fā)器的狀態(tài)只在時鐘信號的下降沿翻轉(zhuǎn)，抗干擾能力較強！克服了同步RS觸發(fā)器發(fā)生空翻的缺點。 JK觸發(fā)器將兩個脈沖選通鎖存器級聯(lián)起來可以形成抗干擾能力更強的主從觸發(fā)器【圖（a）（b）】。(a)電路結(jié)構(gòu) 邊沿觸發(fā)器也是在脈沖選通鎖存器的基礎上形成的。由于構(gòu)思巧妙，在門電路數(shù)量與主從觸發(fā)器相差無幾的情況下，邊沿觸發(fā)器具備了無可比擬的抗干擾能力。關于ＪＫ觸發(fā)器電路主要說明下列幾點：　?。ǎ保┲鲝模剩擞|發(fā)器只是在主從觸發(fā)器的基礎上，通過改變接線而來，然后將主從觸發(fā)器中的輸入端Ｒ和Ｓ改名為Ｋ和Ｊ?！　。ǎ玻┊斨鲝模剩擞|發(fā)器的輸入端Ｊ和Ｋ狀態(tài)不同時，觸發(fā)器在ＣＰ脈沖的觸發(fā)下翻轉(zhuǎn)情況不同，只有在Ｊ＝Ｋ＝１時，有一個ＣＰ脈沖到來，在ＣＰ脈沖作用下觸發(fā)器才總是翻轉(zhuǎn)。（３）在主從ＪＫ觸發(fā)器中，無論輸入端Ｊ和Ｋ是什么樣的輸入組合形式，只要有ＣＰ脈沖的作用，ＪＫ觸發(fā)器的輸出端輸出狀態(tài)都是確定的，所以ＪＫ觸發(fā)器沒有約束條件?！　。ǎ矗┓治鲋鲝模剩擞|發(fā)器的工作過程，要熟悉同步ＲＳ主從觸發(fā)器的工作原理，或?qū)εc非門的工作原理相當熟悉，否則分析相當困難?！　。ǎ担┥厦娼榻B的都是主從ＪＫ觸發(fā)器，還有一種是同步ＪＫ觸發(fā)器，它的電路結(jié)構(gòu)與同步ＲＳ觸發(fā)器基本相同，比主從ＪＫ觸發(fā)器電路結(jié)構(gòu)簡單，這里不再對這種觸發(fā)器電路進行分析D觸發(fā)器（一） 電路的形式：就是讓K端通過一個非門接到J端，那么輸入端就是在JK觸發(fā)器的基礎上變化得來的，那么他的邏輯功能也就是JK觸發(fā)器的一個部分。（二）工作原理：當CP=0時，觸發(fā)器不工作，處于維持狀態(tài)?？刂菩盘栕屳斎攵藷o效，不用考慮輸出的狀態(tài)。當CP=1時，它的功能如下：（重點）教學方法：結(jié)合JK觸發(fā)器來講當D=0時，次態(tài)=0，當D=1時，次態(tài)=1，由此可見，當觸發(fā)器工作時它的次態(tài)由輸入控制函數(shù)D來確定。（CP為時鐘脈沖，它使觸發(fā)器有節(jié)湊的工作）先讓學生了解D觸發(fā)器的邏輯功能，然后再用波形圖來表示：例 已知D觸發(fā)器的CP脈沖、D輸入端的輸入波形，畫出次態(tài)的波形圖。（三）知識面的擴充：維持阻塞D觸發(fā)器的電路如圖2051所示。從電路的結(jié)構(gòu)可以看出，它是在基本RS觸發(fā)器的基礎之上增加了四個邏輯門而構(gòu)成的，C門的輸出是基本RS觸發(fā)器的置“0”通道，D門的輸出是基本RS觸發(fā)器的置“1”通道。C門和D門可以在控制時鐘控制下，決定數(shù)據(jù)[D]是否能傳輸?shù)交綬S觸發(fā)器的輸入端。E門將數(shù)據(jù)[D]以反變量形式送到C門的輸入端，再經(jīng)過F門將數(shù)據(jù)[D]以原變量形式送到D門的輸入端。使數(shù)據(jù)[D]等待時鐘到來后，通過C門D門，以實現(xiàn)置“0”或置“1”。 圖2051 維持阻塞D觸發(fā)器 圖2052 觸發(fā)器置“1”狀態(tài)關于Ｄ觸發(fā)器和維持阻塞Ｄ觸發(fā)器主要說明下列幾點：　?。ǎ保挠|發(fā)器、維持阻塞Ｄ觸發(fā)器又稱為延遲型觸發(fā)器，這是因為這種觸發(fā)器的輸出狀態(tài)必須借助時鐘脈沖ＣＰ的觸發(fā)，將輸入端Ｄ的信號存儲到輸出端Ｑ。實際的數(shù)字系統(tǒng)電路中，輸入端本身也受到同一時鐘脈沖的操作而不停變換，而Ｄ觸發(fā)器輸出端Ｑ輸出狀態(tài)要比輸入端Ｄ狀態(tài)延遲一個時鐘脈沖ＣＰ的時間間隔，所以稱這種觸發(fā)器為延遲型觸發(fā)器?！　。ǎ玻┚S持阻塞Ｄ觸發(fā)器是ＣＰ脈沖上沿觸發(fā)的觸發(fā)器，即只有在ＣＰ脈沖從０變成１時，觸發(fā)器輸出端Ｑ狀態(tài)才隨輸入端Ｄ改變，當ＣＰ脈沖從１變成０時，觸發(fā)器不翻轉(zhuǎn)。在這種觸發(fā)器的電路符號中可看出上沿觸發(fā)這一點，即電路符號中ＣＰ引腳端沒有加上小圓圈?！　。ǎ常┚S持阻塞Ｄ觸發(fā)器是維持阻塞觸發(fā)器的典型應用電路，維持阻塞觸發(fā)器除可接成維持阻塞Ｄ觸發(fā)器之外，還可以接成Ｔ觸發(fā)器等多種，但應用較少。T觸發(fā)器教學目的：讓學生掌握T觸發(fā)器的邏輯功能一、 電路的形式：就是讓K端與J端接在一起，那么輸入端就是在JK觸發(fā)器的基礎上變化得來的，那么他的邏輯功能也就是JK觸發(fā)器的一個部分。二、工作原理：CP=0時，觸發(fā)器不工作，處于維持狀態(tài)，控制信號讓輸入端無效，不用考慮輸出的狀態(tài)。CP=1時，觸發(fā)器的功能如下：（重點）T=0時，次態(tài)=現(xiàn)態(tài)；T=1時，次態(tài)與現(xiàn)態(tài)相反：觸發(fā)器翻轉(zhuǎn)，完成計數(shù)功能。關于Ｔ觸發(fā)器和Ｔ’觸發(fā)器電路主要說明下列幾點：　?。ǎ保┻@兩種觸發(fā)器都是從主從ＪＫ觸發(fā)器通過不同接線而來的，對這兩種觸發(fā)器的工作原理分析可借助主從ＪＫ觸發(fā)器電路進行?！　。ǎ玻┊敚浴剑睍r，這兩個觸發(fā)器具有相同的功能。Ｔ’觸發(fā)器在Ｔ’＝０時，它的輸出狀態(tài)不變。