數(shù)字電路復(fù)習(xí)筆記(編輯修改稿)
2025-05-14 01:44 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 圖61 與非門結(jié)構(gòu)基本RS觸發(fā)器觸發(fā)器的輸入和輸出之間有四種情況：1.=01時(shí)，無(wú)論狀態(tài)是什么，都有=1，則=0，即不論觸發(fā)器原來(lái)處于什么狀態(tài)都將變?yōu)?狀態(tài)，這種情況稱為基本RS觸發(fā)器置0或復(fù)位，R端稱為基本RS觸發(fā)器的置0端，或者復(fù)位端。2.=10時(shí)，無(wú)論狀態(tài)是什么，都有=1，即不論觸發(fā)器原來(lái)處于什么狀態(tài)都將變?yōu)?狀態(tài)，這種情況稱為基本RS觸發(fā)器置1或置位，S端稱為基本RS觸發(fā)器的置1端，或者置位端。3.=11時(shí)，可知=，即保持原狀態(tài)，原來(lái)的狀態(tài)被觸發(fā)器存儲(chǔ)起來(lái)，體現(xiàn)了觸發(fā)器的記憶功能。4.=00時(shí)，==1，這不符合觸發(fā)器輸出端互補(bǔ)的邏輯關(guān)系。因此觸發(fā)器不允許出現(xiàn)這種情況，因此可以得到基本RS觸發(fā)器的約束條件：進(jìn)一步可以得到基本RS觸發(fā)器的邏輯表達(dá)式：或非門組成的基本RS觸發(fā)器的邏輯表達(dá)式：總結(jié)：與非門基本RS觸發(fā)器的關(guān)鍵在于利用0能封鎖與非門，或非門基本RS觸發(fā)器的關(guān)鍵在于1能封鎖或非門。同步RS觸發(fā)器：在基本RS觸發(fā)器的基礎(chǔ)上，加上控制邏輯電路，由控制脈沖CP（control pulse）控制。CP=1期間接受輸入信號(hào)，CP=0時(shí)狀態(tài)保持不變。S、R之間SR=0的約束。圖62 同步RS觸發(fā)器（與非門型）或非門型的同步RS觸發(fā)器的控制邏輯電路也是兩個(gè)與非門構(gòu)成。主從RS觸發(fā)器：由兩個(gè)同樣的同步RS觸發(fā)器組成，主觸發(fā)器的觸發(fā)信號(hào)能決定從觸發(fā)器的觸發(fā)信號(hào)，二者之間通過(guò)一個(gè)非門連接。特點(diǎn)：1. 由兩個(gè)同步RS觸發(fā)器組成，受互補(bǔ)始終信號(hào)控制；2. 觸發(fā)器的輸出在時(shí)鐘脈沖信號(hào)發(fā)生跳變（下降沿）時(shí)，發(fā)生翻轉(zhuǎn)。主從JK觸發(fā)器：在主從RS觸發(fā)器的基礎(chǔ)上，輸出端分別連接到主觸發(fā)器作為其輸入量之一。特點(diǎn)：，從根本上解決了輸入信號(hào)直接控制的問(wèn)題，CP=1期間接受輸入信號(hào)，CP下降沿到來(lái)時(shí)觸發(fā)翻轉(zhuǎn)。、K之間沒(méi)有約束。主從D觸發(fā)器：在JK觸發(fā)器的基礎(chǔ)上，若在輸入信號(hào)K之前加上一反相器后和J相連，是主從JK觸發(fā)器兩輸入信號(hào)互補(bǔ)，則構(gòu)成主從D觸發(fā)器。主從T觸發(fā)器將JK觸發(fā)器的輸入信號(hào)J和K連接在一起，即J=K=T則構(gòu)成T觸發(fā)器。觸發(fā)器是當(dāng)T=1時(shí)的T觸發(fā)器。Chapter7 時(shí)序邏輯電路的分析與設(shè)計(jì) 時(shí)序邏輯電路概述時(shí)序電路的基本特點(diǎn)：，使記憶下來(lái)的狀態(tài)能在下一時(shí)刻影響電路。同步時(shí)序電路：電路中的各個(gè)觸發(fā)器都統(tǒng)一在一個(gè)時(shí)鐘脈沖作用下工作異步時(shí)序電路：電路中的各個(gè)觸發(fā)器可以在不同的時(shí)鐘脈沖作用下工作時(shí)序電路還可以分為：米里型（Mealy）——輸出狀態(tài)不僅與存儲(chǔ)電路的狀態(tài)有關(guān)，還與輸入有關(guān)；摩爾型（Moore）——輸出狀態(tài)僅與存儲(chǔ)電路的狀態(tài)有關(guān)。時(shí)序電路的描述方法：邏輯方程、狀態(tài)轉(zhuǎn)換表（狀態(tài)表）、狀態(tài)轉(zhuǎn)換圖（狀態(tài)圖）、時(shí)序圖（波形圖）。 同步時(shí)序邏輯電路設(shè)計(jì)步驟：，檢查電路自啟動(dòng)情況 異步時(shí)序邏輯異步時(shí)序邏輯電路需要確定每一個(gè)觸發(fā)器的時(shí)鐘信號(hào)，列出相應(yīng)的時(shí)鐘方程，判斷各個(gè)觸發(fā)器在何時(shí)能夠進(jìn)行狀態(tài)的改變。Chapter8 常用時(shí)序集成器件 計(jì)數(shù)器利用JK觸發(fā)器，通過(guò)對(duì)其輸入、脈沖的不同連接方法，可以組成二進(jìn)制同步計(jì)數(shù)器，二進(jìn)制異步計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器等多種加減法計(jì)數(shù)器。集成計(jì)數(shù)器芯片74LS161是4位二進(jìn)制同步加法計(jì)數(shù)器，雙列直插標(biāo)準(zhǔn)封裝集成計(jì)數(shù)器主要作為分頻、定時(shí)、計(jì)時(shí)和脈沖節(jié)拍產(chǎn)生器等使用。用集成計(jì)數(shù)器構(gòu)成任意進(jìn)制的計(jì)數(shù)器，具體方法包括反饋清零法（基數(shù)反饋到清零端）、反饋置零法、反饋置數(shù)法。分頻表示變化頻率是原脈沖的N分之一，也即周期是原脈沖的N倍。 鎖存器鎖存器：也稱寄存器，計(jì)算機(jī)和數(shù)字電子系統(tǒng)中用于存儲(chǔ)二進(jìn)制代碼等運(yùn)算數(shù)據(jù)的一種邏輯器件。僅有并行輸入、輸出數(shù)據(jù)功能的寄存器習(xí)慣稱為鎖存器；具有串行輸入、輸出數(shù)據(jù)功能的，或者同時(shí)具有串行和并行輸入、輸出數(shù)據(jù)功能的寄存器稱為移位寄存器。移位寄存器又稱為串行輸入寄存器，分為右移位寄存器、左移位寄存器和雙向寄存器。鎖存器僅用于存儲(chǔ)二進(jìn)制代碼，在CP信號(hào)作用下，其存儲(chǔ)數(shù)碼的存儲(chǔ)時(shí)間是一個(gè)時(shí)鐘脈沖周期。觸發(fā)器是構(gòu)成存儲(chǔ)器的主要邏輯部件，每個(gè)觸發(fā)器存儲(chǔ)一位二進(jìn)制數(shù)碼。對(duì)于只有兩態(tài)輸出的寄存器，一般用D觸發(fā)器作為其基本單元，對(duì)于有三態(tài)輸出的寄存器，則由三態(tài)或門構(gòu)成。（左、右、雙向）寄存器在每個(gè)時(shí)鐘脈沖CP控制信號(hào)的作用下，存儲(chǔ)的數(shù)據(jù)依次由低向高移動(dòng)一位稱為左移位寄存器，反之則為右移位寄存器幾個(gè)邊沿D觸發(fā)器串接，且采用同一時(shí)鐘脈沖信號(hào)，后一個(gè)觸發(fā)器的輸入時(shí)前一個(gè)的輸出，在每次觸發(fā)信號(hào)產(chǎn)生作用時(shí)，后一個(gè)觸發(fā)器的現(xiàn)態(tài)為前一觸發(fā)器的次態(tài)，因此保證了數(shù)據(jù)的移位。移位寄存器的作
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1