【文章內(nèi)容簡(jiǎn)介】 、…、為片選信號(hào)輸入端。試問(wèn)：（1）片選信號(hào)應(yīng)滿(mǎn)足怎樣的時(shí)序關(guān)系，以便數(shù)據(jù)D0、D…、Dn1通過(guò)總線(xiàn)進(jìn)行正常傳輸？（2）如果片選信號(hào)出現(xiàn)兩個(gè)或兩個(gè)以上有效，可能發(fā)生什么情況？（3）如果所有的信號(hào)均無(wú)效，總線(xiàn)處在什么狀態(tài)？解：（1）片選信號(hào)任何時(shí)刻只能有一個(gè)為低電平；（2）總線(xiàn)沖突。（3）高阻態(tài)。8．（a）、（b）所示電路的邏輯功能，寫(xiě)出電路輸出函數(shù)S的邏輯表達(dá)式。（a） （b）解：（1）ABS000011101110輸出S是A和B的異或函數(shù)，即（2）ABS000011101110輸出S是A和B的異或函數(shù)，即9．，試判斷各晶體管處于什么狀態(tài)？ 解：（a）根據(jù)圖中參數(shù)因?yàn)閕B＜iBS，故T1管處于放大狀態(tài)。（b）因?yàn)閕B＞iBS，故T2管處于飽和狀態(tài)。10．，寫(xiě)出FFF3和F與輸入之間的邏輯表達(dá)式。解：，，11．，指出是什么門(mén)。解：A、B加不同電平時(shí)，T4~T8的通斷情況如表所示。ABT4T5T6T7T8F00offoffoffonoff101onoffoffoffon010offonoffoffon011onononoffoff1電路為OC輸出的同或門(mén).12．（a）所示為L(zhǎng)STTL門(mén)電路，（b）所示。請(qǐng)按給定的已知條件寫(xiě)出電壓表的讀數(shù)（）。假設(shè)電壓表的內(nèi)阻≥100kΩ。 （a） （b）ABCK電壓表讀數(shù)/ V001100110101斷開(kāi)斷開(kāi)閉合閉合解：ABCK電壓表讀數(shù)（V）001100110101斷開(kāi)斷開(kāi)閉合閉合013．、GG3 為L(zhǎng)STTL門(mén)電路，GGG6為CMOS門(mén)電路。試指出各門(mén)的輸出狀態(tài)（高電平、低電平、高阻態(tài)？）。解：Y1高電平，Y2高阻態(tài)，Y3低電平，Y4高電平，Y5低電平，Y6低電平14．？如能的在括號(hào)內(nèi)寫(xiě)“Y”，錯(cuò)的寫(xiě)“N”。 （ ） L2=AB+CD（ ） 解：Y，N15．？如能的在括號(hào)內(nèi)寫(xiě)“Y”，錯(cuò)的寫(xiě)“N”。 （ ） （ ）解：Y，N16．。試寫(xiě)出其邏輯表達(dá)式。解：，17．。試寫(xiě)出其邏輯表達(dá)式。解：18．，正常發(fā)光時(shí)需要5mA電流，（a）那樣連接到74LS00與非門(mén)上時(shí)，請(qǐng)確定電阻R的一個(gè)合適值。解：注意：在大多數(shù)應(yīng)用中，發(fā)光二極管串聯(lián)電阻的準(zhǔn)確值是不重要的，本例中可采用510Ω現(xiàn)成電阻。19．，LSTTL門(mén)電路的輸出低電平VOL≤，最大灌電流IOL（max）=8mA，輸出高電平時(shí)的漏電流IOZ≤50μA；CMOS門(mén)的輸入電流可以忽略不計(jì)。如果要求Z點(diǎn)高、低電平VH≥4V、VL≤，請(qǐng)計(jì)算上拉電阻RC的選擇范圍。解：（1）當(dāng)Z點(diǎn)輸出高電平時(shí)，應(yīng)滿(mǎn)足下式：VH=+5VRCIOZ≥4VRC≤≤20kΩ （2）當(dāng)Z點(diǎn)輸出低電平時(shí)，應(yīng)滿(mǎn)足下式：VL=+5VRCIOL（max）≤RC≥≥∴≤RC≤20kΩ20．、G2。它們的輸出驅(qū)動(dòng)3個(gè)LSTTL與非門(mén)GGG5。設(shè)OC門(mén)輸出低電平時(shí)允許灌入的最大電流IOL（max）為14mA，；。如果要求OC門(mén)高電平輸出電壓VOH≥3V，低電平輸出電壓VOL≤，試求外接電阻RC的取值范圍。解：（1）GG2均輸出高電平時(shí)電阻RC上流過(guò)的電流IC=2IOZ+（2+2+3）IIH=（2+7）mA=RC上的壓降會(huì)使輸出高電平電壓下降，根據(jù)題意應(yīng)滿(mǎn)足VOH=VCC RCIC≥3V因此RC應(yīng)滿(mǎn)足（2）G1或G2門(mén)輸出低電平時(shí)考慮最不利的情況，只有一個(gè)OC門(mén)輸出低電平，流入輸出低電平OC門(mén)的電流IOL=IC+3IIL=≤14mA所以352Ω≤RC≤21．，試計(jì)算下列情況下的低電平噪聲容限和高電平噪聲容限。（1）74HCT驅(qū)動(dòng)74LS；（2）74ALS驅(qū)動(dòng)74HCT。解：（1）VNL=VIL（max）（74LS） VOL（max）（74HCT）= =VNH=VOH（min）（74HCT） VIH（min）（74LS）==（2）VNL=VIL（max）（74HCT） VOL（max）（74ALS）= =VNH=VOH（min）（74 ALS） VIH（min）（74 HCT）==22．有人使用機(jī)器上一個(gè)光電傳感器，傳感器受觸發(fā)時(shí)，輸出高電平為5V，但把這個(gè)傳感器輸出端接到某一電路輸入端時(shí)，再次測(cè)試其輸出電平，發(fā)現(xiàn)是2V，電平被拉低了。當(dāng)換了另外一個(gè)型號(hào)的光電傳感器，同樣傳感器受觸發(fā)時(shí)，輸出高電平為5V，把這個(gè)傳感器連接到同一電路輸入端時(shí)，測(cè)試電壓依然是5V。請(qǐng)分析可能的原因。答：最大的可能是前一種光傳感器的帶載能力不夠，即光傳感器不能提供電路輸入端所需的電流，：在光傳感器的輸出端和后級(jí)電路之間加一級(jí)驅(qū)動(dòng)(射隨器或三極管)。23．，集成電路IC1輸出七段顯示碼a～g，高電平有效，由于IC1最大輸出高電平電流很小，無(wú)法驅(qū)動(dòng)共陰LED數(shù)碼管（點(diǎn)亮每個(gè)筆劃需5mA電流以上，）。試從下表1提供的三種TTL非門(mén)中，選擇合適器件設(shè)計(jì)共陰LED數(shù)碼管的驅(qū)動(dòng)電路，只需畫(huà)出a和b的驅(qū)動(dòng)電路，需算出限流電阻的數(shù)值。 解：電路圖為（2）當(dāng)輸入變高時(shí)： R≤720Ω當(dāng)輸入變低時(shí)： R≥294Ω∴ 294Ω≤R≤720Ω自我檢測(cè)題1．組合邏輯電路任何時(shí)刻的輸出信號(hào)，與該時(shí)刻的輸入信號(hào) 有關(guān) ，與以前的輸入信號(hào) 無(wú)關(guān) 。2．在組合邏輯電路中，當(dāng)輸入信號(hào)改變狀態(tài)時(shí)，輸出端可能出現(xiàn)瞬間干擾窄脈沖的現(xiàn)象稱(chēng)為 競(jìng)爭(zhēng)冒險(xiǎn) 。3．8線(xiàn)—3線(xiàn)優(yōu)先編碼器74LS148的優(yōu)先編碼順序是、…、輸出為。輸入輸出均為低電平有效。當(dāng)輸入…為11010101時(shí)，輸出為 010 。4．3線(xiàn)—8線(xiàn)譯碼器74HC138處于譯碼狀態(tài)時(shí)，當(dāng)輸入A2A1A0=001時(shí)，輸出= 11111101 。5．實(shí)現(xiàn)將公共數(shù)據(jù)上的數(shù)字信號(hào)按要求分配到不同電路中去的電路叫 數(shù)據(jù)分配器 。6．根據(jù)需要選擇一路信號(hào)送到公共數(shù)據(jù)線(xiàn)上的電路叫 數(shù)據(jù)選擇器 。7．一位數(shù)值比較器，輸入信號(hào)為兩個(gè)要比較的一位二進(jìn)制數(shù)，用A、B表示，輸出信號(hào)為比較結(jié)果：Y(A＞B) 、Y(A＝B)和Y(A＜B)，則Y(A＞B)的邏輯表達(dá)式為。8．能完成兩個(gè)一位二進(jìn)制數(shù)相加，并考慮到低位進(jìn)位的器件稱(chēng)為 全加器 。9．多位加法器采用超前進(jìn)位的目的是簡(jiǎn)化電路結(jié)構(gòu) 。 （√， ）10．組合邏輯電路中的冒險(xiǎn)是由于 引起的。A．電路未達(dá)到最簡(jiǎn) B．電路有多個(gè)輸出C．電路中的時(shí)延 D．邏輯門(mén)類(lèi)型不同11．用取樣法消除兩級(jí)與非門(mén)電路中可能出現(xiàn)的冒險(xiǎn)，以下說(shuō)法哪一種是正確并優(yōu)先考慮的？A．在輸出級(jí)加正取樣脈沖 B．在輸入級(jí)加正取樣脈沖C．在輸出級(jí)加負(fù)取樣脈沖 D．在輸入級(jí)加負(fù)取樣脈沖12．當(dāng)二輸入與非門(mén)輸入為 變化時(shí)，輸出可能有競(jìng)爭(zhēng)冒險(xiǎn)。A．01→10 B．00→10 C．10→11 D．11→0113．譯碼器74HC138的使能端取值為 時(shí)，處于允許譯碼狀態(tài)。A．011 B．100 C．101 D．01014．?dāng)?shù)據(jù)分配器和 有著相同的基本電路結(jié)構(gòu)形式。A．加法器 B．編碼器 C．?dāng)?shù)據(jù)選擇器 D．譯碼器15．在二進(jìn)制譯碼器中，若輸入有4位代碼，則輸出有 個(gè)信號(hào)。A．2 B．4 C．8 D．1616．比較兩位二進(jìn)制數(shù)A=A1A0和B=B1B0，當(dāng)A＞B時(shí)輸出F=1，則F表達(dá)式是 。 A． B． C． D．17．集成4位數(shù)值比較器74LS85級(jí)聯(lián)輸入IA＜B、IA=B、IA＞B分別接001，當(dāng)輸入二個(gè)相等的4位數(shù)據(jù)時(shí)，輸出FA＜B、FA=B、FA＞B分別為 。A．010 B．001 C．100 D．01118．實(shí)現(xiàn)兩個(gè)四位二進(jìn)制數(shù)相乘的組合電路，應(yīng)有 個(gè)輸出函數(shù)。A． 8 B．9 C．10 D．11 19．設(shè)計(jì)一個(gè)四位二進(jìn)制碼的奇偶位發(fā)生器（假定采用偶檢驗(yàn)碼），需要 個(gè)異或門(mén)。A．2 B．3 C．4 D．520．，能實(shí)現(xiàn)函數(shù)的電路為 。（a） （b） （c）A．電路 （a） B．電路（b） C．電路（c） D．都不是習(xí) 題1．，要求寫(xiě)出與或邏輯表達(dá)式，列出其真值表，并說(shuō)明電路的邏輯功能。解： CO=AB+BC+AC真值表ABCSCOABCSCO0000010010001101010101010110010110111111電路功能：一位全加器，A、B為兩個(gè)加數(shù)，C為來(lái)自低位的進(jìn)位，S是相加的和，CO是進(jìn)位。2．，試分析其邏輯功能。解：（1）邏輯表達(dá)式，，（2）真值表ABCFABCF00001001001110110101110101111110（3）功能從真值表看出，ABC=000或ABC=111時(shí)，F(xiàn)=0，而A、B、C取值不完全相同時(shí)，F(xiàn)=1。故這種電路稱(chēng)為“不一致”電路。3．試用與非門(mén)設(shè)計(jì)一組合邏輯電路，其輸入為3位二進(jìn)制數(shù)，當(dāng)輸入中有奇數(shù)個(gè)1時(shí)輸出為1，否則輸出為0。解：（1）真值表 ABCFABCF00001001001110100101110001101111（2）（無(wú)法用卡諾圖化簡(jiǎn)）（3）邏輯圖4．4位無(wú)符號(hào)二進(jìn)制數(shù)A（ A3A2A1A0），請(qǐng)?jiān)O(shè)計(jì)一個(gè)組合邏輯電路實(shí)現(xiàn)：當(dāng)0≤A＜8或12≤A＜15時(shí)，F(xiàn)輸出1，否則，F(xiàn)輸出0。解：（1）真值表：A3A2A1A0FA3A2A1A0F00000000000011110011001101010101111111111111111100001111001100110101010100001110（2）表達(dá)式 （3）電路圖 （4）如果要求用與非門(mén)實(shí)現(xiàn)，則：邏輯圖：5．約翰和簡(jiǎn)妮夫婦有兩個(gè)孩子喬和蘇，全家外出吃飯一般要么去漢堡店，要么去炸雞店。每次出去吃飯前，全家要表決以決定去哪家餐廳。表決的規(guī)則是如果約翰和簡(jiǎn)妮都同意，或多數(shù)同意吃炸雞，則他們?nèi)フu店，否則就去漢堡店。試設(shè)計(jì)一組合邏輯電路實(shí)現(xiàn)上述表決電路。解：（1）邏輯定義：A、B、C、D分別代表約翰、簡(jiǎn)妮、喬和蘇。F=1表示去炸雞店，F(xiàn)=0表示去漢堡店。（2）真值表ABCDFABCDF00000000000011110011001101010101000000011111111100001111001100110101010100011111（3）用卡諾圖化簡(jiǎn) （4）邏輯圖 F=AB+ACD+BCD6．試設(shè)計(jì)一個(gè)全減器組合邏輯電路。全減器是可以計(jì)算三個(gè)數(shù)X、Y、BI的差，即D=XYCI。當(dāng)X＜Y+BI時(shí)，借位輸出BO置位。 解：設(shè)被減數(shù)為X，減數(shù)為Y，從低