【文章內(nèi)容簡介】 通過圖解說明時鐘 上升沿驅(qū)動進(jìn)程語句， 使學(xué)生較好的理解了進(jìn)程的時鐘和進(jìn)程是一種隱形的循環(huán)。給出時鐘沿的VHDL 描述，通過幾個寄存器的設(shè)計，說明如何使用進(jìn)程語句，通過觀察波形仿真圖，加深學(xué)生對 進(jìn)程與時鐘的關(guān)系的理解。最后總結(jié)進(jìn)程的要點和容易出錯的幾個地方。 2) 介紹順序語句，提醒學(xué)生注意進(jìn)程在激活的一瞬間就執(zhí)行完進(jìn)程中所有語句。重點介紹 IF 語句和 CASE 語句。給出 IF 語句的三種格式，說明它們的特點。在此基礎(chǔ)上總結(jié)使用 IF 語句注意的要點。最后通過設(shè)計串行輸入并行輸出的移位寄存器和并行輸入串行輸出的移位寄存器，加深學(xué)生對IF 語句、 IF 語句嵌套的理解。 3) 給出 CASE 語句的格式，說明 CASE 語句使用要點。最后通過設(shè)計帶使能端的 24 譯碼器，加深學(xué)生對 IF 語句、 IF 語句嵌套的理解。 4) 介紹 LOOP 語句和空語句。 第六次課 內(nèi) 容： 層次化設(shè)計概念 、 在 Quartus II 中實現(xiàn)層次化設(shè)計 教學(xué)目的： 1) 理解層次化設(shè)計的優(yōu)點。 2) 理解層次化設(shè)計的核心思想：模塊化、元件重用。 3) 掌握在 Quartus II 中采用圖形法與文本法結(jié)合的混合輸入方法實現(xiàn)元件重用和系統(tǒng)的層次化設(shè)計。 教學(xué)重點、難點： 在 Quartus II 中實現(xiàn)層次化 設(shè)計。 教學(xué)方法： 圖解、舉例、演示。 教學(xué)過程： 課堂教學(xué)實施過程共分三步。 1) 說明層次化設(shè)計的優(yōu)點。圖解說明層次化設(shè)計的核心思想：模塊化、元件重用。加深對層次化設(shè)計的優(yōu)點的理解。 2) 圖解說明在 Quartus II 中實現(xiàn)系統(tǒng)層次化設(shè)計的主要步驟：首先按自頂向下的設(shè)計方法，設(shè)計系統(tǒng)，劃分和定義系統(tǒng)子模塊，形成系統(tǒng)層次化設(shè)計圖。其次用 VHDL 語言設(shè)計底層子模塊，并生成相應(yīng)的元件符號。最后調(diào)用下層元件，完成上層模塊的設(shè)計，并生成相應(yīng)的元件符號。這樣從底層元件開始，自底向上完成系統(tǒng)的設(shè)計。 3) 通過實際演示時鐘 選擇器的設(shè)計過程，說明如何在 Quartus II 中實現(xiàn)系統(tǒng)層次化設(shè)計，主要包括 模塊劃分、元件設(shè)計文件的建立、元件符號的生成、元件調(diào)用、 LPM宏模塊的調(diào)用與參數(shù)配置、頂層電路原理圖的建立 。 第七次課 內(nèi) 容： 系統(tǒng)層次化設(shè)計進(jìn)階 教學(xué)目的： 理解元件例化、程序包和類屬映射。 教學(xué)重點、難點： 略 教學(xué)方法： 圖解、舉例。 教學(xué)過程： 課堂教學(xué)實施過程共分四步。 1) 回顧上節(jié)課的內(nèi)容： 在 Quartus II 中實現(xiàn)層次化設(shè)計 ，并引出新問題：如何用 VHDL 語言而不是元件符號來調(diào)用已設(shè)計的 元件，實現(xiàn)系統(tǒng)層次化設(shè)計。由此引出元件例化、程序包和類屬映射這幾個層次化設(shè)計中最重要的VHDL 語句。 2) 說明什么是元件例化：將以前設(shè)計的實體當(dāng)作本設(shè)計的一個元件 (元件定義 )，然后再調(diào)用這個元件，即用 VHDL 語言將各元件之間的連接關(guān)系描述出來 (元件映射 )。介紹元件例化中的元件定義和元件映射的語法格式，說明各項意義。通過一個例子引用 2 分頻電路，來說明如何使用元件例化。 3) 通過圖解說明元件例化語句的缺點：如果在一個實體中用到多個元件，那么在其結(jié)構(gòu)體中要用大量篇幅定義元件。元件定義在結(jié)構(gòu)體中，只有這個實體能調(diào)用該元 件，如果有多個實體用到同一個元件，那么在這多個實體中都要對該元件進(jìn)行定義。通過對該問題的解決，引出程序包：將數(shù)據(jù)類型、元件定義、子程序等收集到一個 VHDL 程序包中，只要在設(shè)計實體中用 USE 語句調(diào)用該程序包，就可以使用這些預(yù)定義的數(shù)據(jù)類型、元件定義、子程序。說明程序包的語法格式，通過舉例說明如何在程序包中進(jìn)行元件定義以及如何應(yīng)用程序包。提醒學(xué)生注意容易出錯的地方：程序包設(shè)計文件應(yīng)保存為 同名的 VHDL 文件并 編譯 。只有編譯過的程序包才能被其它設(shè)計實體調(diào)用。 4) 通過一個常見的實際問題：設(shè)計一個帶參數(shù)的電子系統(tǒng)，使其應(yīng) 用范圍更廣，引出類屬映射語句。通過設(shè)計帶參數(shù)的分頻器，說明如何用 VHDL 語言設(shè)計和調(diào)用帶參數(shù)的元件。 第八次課 內(nèi) 容： Moore 狀態(tài)機(jī)的 VHDL 描述 、 Mealy 狀態(tài)機(jī)的 VHDL 描述 。 教學(xué)目的： 理解什么是 Moore 狀態(tài)機(jī)和 Mealy 狀態(tài)機(jī)， 掌握 Moore 狀態(tài)機(jī)和 Mealy 狀態(tài)機(jī)的 VHDL 描述 。 教學(xué)重點、難點： Moore 狀態(tài)機(jī)和 Mealy 狀態(tài)機(jī)的 VHDL 描述 。 教學(xué)方法： 圖解、舉例、類比。 教學(xué)過程： 課堂教學(xué)實施過程共分三步。 1) 說明組合邏輯和時序邏輯的區(qū)別 。用老式按鈕風(fēng)扇類比組合邏輯，空調(diào)遙控器類比時序邏輯，形象的說明了組合電路的輸出只與當(dāng)前輸入有關(guān)。時序邏輯電路的輸出不僅與當(dāng)前輸入有關(guān)，還與過去的一系列輸入有關(guān)。由此引出狀態(tài)機(jī)：輸出由當(dāng)前狀態(tài)和當(dāng)前輸入決定，是一種廣義的時序電路。狀態(tài)機(jī)分 Moore 與 Mealy 型。說明這兩種狀態(tài)機(jī)的特點： Moore 型輸出僅取決于其所處狀態(tài)， Mealy 型輸出不僅與當(dāng)前狀態(tài)有關(guān)，也與當(dāng)前輸入有關(guān)，更常見。舉例說明 Moore 型狀態(tài)機(jī)，并畫出其狀態(tài)轉(zhuǎn)移圖，通過狀態(tài)轉(zhuǎn)移圖加強(qiáng) Moore 型輸出僅取決于其所處狀態(tài)的理解。舉例說明 Mealy 型狀態(tài)機(jī)，并畫出其狀態(tài)轉(zhuǎn)移圖，通過狀態(tài)轉(zhuǎn)移圖說明 Mealy 型輸出不僅與當(dāng)