eda技術(shù)概述ppt課件(編輯修改稿)
2025-01-04 02:43 本頁面
【文章內(nèi)容簡介】 成芯片內(nèi)部的電路功能，使之成為設(shè)計(jì)者自已專用的集成電路 。 在這個(gè)設(shè)計(jì)過程中，設(shè)計(jì)人員 只需要對(duì)電路要實(shí)現(xiàn)的功能進(jìn)行正確地描述和輸入 ，其他工作（例如，程序的編譯、邏輯化簡、布局、連線等）均由計(jì)算機(jī)通過EDA開發(fā)軟件自動(dòng)完成。 EDA應(yīng)用對(duì)象 PLD （ Programmble Logic Devices) 1） FPGA (Field Programmable Gate Array)現(xiàn)場可編程門陣列 2） CPLD (Complex PLD)復(fù)雜可編程邏輯器件 是目前實(shí)用最多的二種 大規(guī)模可編程邏輯器件 。 EDA技術(shù)包含三個(gè)方面：可編程器件 PLD、硬件描述語言 HDL、軟件開發(fā)工具 Altera FLIX10K10 PLD器件 目前世界生產(chǎn) PLD器件的主流公司： Xilinx、 Altera、 Lattice 高集成度、高速度和高可靠性 是FPGA/CPLD最明顯的特點(diǎn)，其時(shí)鐘延時(shí)可小至ns級(jí) (即工作頻率可達(dá)幾百兆 HZ)。結(jié)合其并行工作方式，在 超高速應(yīng)用領(lǐng)域和實(shí)時(shí)測控 方面有著非常廣闊的應(yīng)用前景。 2. 硬件描述語言 (HDL) VHDL：作為 IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言 ， 在電子工程領(lǐng)域 ， 已成為事實(shí)上的通用硬件描述語言 。 Verilog：支持的 EDA工具較多 ， 適用于 RTL級(jí)和門電路級(jí)的描述 ， 其綜合過程較 VHDL稍簡單 ， 但其在高級(jí)描述方面不如 VHDL。 ABEL：被廣泛用于各種 可編程邏輯器件 的邏輯功能設(shè)計(jì)。但有些 EDA工具不支持對(duì)其的編譯，且描述復(fù)雜系統(tǒng)較為困難，僅適用于較簡單系統(tǒng)的設(shè)計(jì)。 3. 軟件開發(fā)工具 目前比較流行的 、 主流廠家的 EDA的軟件工具有 Altera： MAX+PLUS Quartus2 Lattice： ispEXPERT Xilinx： Foundation Series。 這三個(gè)軟件的基本功能相同，主要差別在于： ① 面向的目標(biāo)器件不一樣； ② 三者的性能各有優(yōu)劣。 EDA的優(yōu)勢(shì) ① 用軟件的方式設(shè)計(jì)硬件； ② 用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1