eda技術(shù)概述ppt課件-在線瀏覽
2025-01-25 02:43本頁(yè)面
【正文】 從如何使用芯片轉(zhuǎn)到了如何設(shè)計(jì)芯片 軟件： 1）具有強(qiáng)大的系統(tǒng)設(shè)計(jì)、仿真能力 2）輸入方式多樣化：原理圖、狀態(tài)圖混合設(shè)計(jì)、硬件描述語言設(shè)計(jì) 3）設(shè)計(jì)程序獨(dú)立于制造廠家、生產(chǎn)工藝 SSI— MSI— LSI— VLSI— ULSI— SOC 微米 亞 微 米 深亞微米 小規(guī)模 中規(guī)模 大規(guī)模 超大規(guī)模 特大規(guī)模 片上系統(tǒng) 溝道長(zhǎng) 層數(shù) 芯片面積 電源 門延遲 1986 m 2 180mm2 5V 840ps 1988 2 200 5V 800 1992 3 250 410 1995 5 400 360 1998 6 600 260 2022 6 800 250 3. 集成電路規(guī)模及工藝的發(fā)展 EDA技術(shù)的任務(wù)： 主要是指集成芯片內(nèi)部的電子系統(tǒng)設(shè)計(jì)自動(dòng)化，即片上系統(tǒng)設(shè)計(jì)（ SOC－ System On a Chip) 也就是說，設(shè)計(jì)者通過自已對(duì)電子電路的設(shè)計(jì)來確定集成芯片內(nèi)部的電路功能，使之成為設(shè)計(jì)者自已專用的集成電路 。 EDA應(yīng)用對(duì)象 PLD （ Programmble Logic Devices) 1） FPGA (Field Programmable Gate Array)現(xiàn)場(chǎng)可編程門陣列 2） CPLD (Complex PLD)復(fù)雜可編程邏輯器件 是目前實(shí)用最多的二種 大規(guī)?？删幊踢壿嬈骷?。結(jié)合其并行工作方式，在 超高速應(yīng)用領(lǐng)域和實(shí)時(shí)測(cè)控 方面有著非常廣闊的應(yīng)用前景。 Verilog：支持的 EDA工具較多 ， 適用于 RTL級(jí)和門電路
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1