第1章eda技術(shù)概述(編輯修改稿)
2024-08-16 08:40 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 個(gè)用各種功能單元所構(gòu)成的電路； ? 拓?fù)溥x擇是根據(jù)功能單元的性能指標(biāo)和工作環(huán)境，決定用何種具體的電路結(jié)構(gòu)來(lái)實(shí)現(xiàn)該單元的功能； ? 尺寸優(yōu)化是在獲得電路結(jié)構(gòu)的條件下，根據(jù)所需的電路性能指標(biāo)和生產(chǎn)條件確定每個(gè)器件的 “ 最佳 ” 幾何尺寸，提高合格率； ? 物理版圖級(jí)設(shè)計(jì)是將具有器件幾何尺寸和滿足一定約束條件的電原理圖映射成集成電路版圖。 模擬集成電路的設(shè)計(jì) 模擬集成電路的設(shè)計(jì) 性能指標(biāo) 行為級(jí)設(shè)計(jì) 功能塊設(shè)計(jì) 拓?fù)溥x擇 物理版圖設(shè)計(jì) 尺寸優(yōu)化 行為級(jí)模擬 宏模型模擬 電路性能預(yù)估 電路模擬 版圖參數(shù)取 及后模擬 模擬 IC版圖 功能模塊 電路模塊 電路拓?fù)? 電路原理圖 結(jié)構(gòu)級(jí)設(shè)計(jì) 單元級(jí)設(shè)計(jì) 版圖級(jí)設(shè)計(jì) 電路級(jí)設(shè)計(jì) 模擬集成電路的設(shè)計(jì)流程 EDA技術(shù)的一個(gè)重要應(yīng)用是 ASIC（ Application Specific Integrated Circuits，專用集成電路）。 ASIC是面向?qū)ｉT用途的電路，以此區(qū)別于標(biāo)準(zhǔn)邏輯（ Standard Logic）、通用存儲(chǔ)器、通用微處理器等電路。目前在集成電路界， ASIC被認(rèn)為是用戶專用集成電路（ Customer Specific IC） ,即它是專門為一個(gè)用戶設(shè)計(jì)和制造的。換言之，它是根據(jù)某一用戶的特定要求，能以低研制成本、短交貨周期供貨的全定制、半定制集成電路。 EDA技術(shù)與 ASIC設(shè)計(jì) ? ASIC的特點(diǎn) 與通用集成電路相比， ASIC在構(gòu)成電子系統(tǒng)時(shí)具有以下幾個(gè)方面的優(yōu)越性： （ 1）縮小體積、減輕重量、降低功耗 。 （ 2）提高可靠性 。 （ 3）易于獲得高性能 。 （ 4）可增強(qiáng)保密性 。 （ 5）在大批量應(yīng)用時(shí)，可顯著降低系統(tǒng)成本。 ASIC的特點(diǎn)與分類 ? ASIC的分類 ? ASIC按功能的不同可分為數(shù)字 ASIC、 模擬 ASIC、 數(shù)?；旌螦SIC和微波 ASIC； ? 按使用材料的不同可分為硅 ASIC和砷化鎵 ASIC。 一般地說(shuō) ， 數(shù)字 、 模擬 ASIC主要采用硅材料 ， 微波 ASIC主要 采用砷化鎵材料 。 砷化鎵具有高速 、 抗輻射能力強(qiáng) 、 寄生電容小 和工作溫度范圍寬等優(yōu)點(diǎn) ， 目前已在移動(dòng)通信 、 衛(wèi)星通信等方面 得到廣泛應(yīng)用 。 ASIC的特點(diǎn)與分類 ASIC的設(shè)計(jì)按照版圖結(jié)構(gòu)及制造方法分，有全定制和半定制兩種實(shí)現(xiàn)方法。全定制法是一種手工設(shè)計(jì)版圖的設(shè)計(jì)方法，設(shè)計(jì)者需要使用全定制版圖設(shè)計(jì)工具來(lái)完成。半定制法是一種約束性設(shè)計(jì)方法，可再分為門陣列、標(biāo)準(zhǔn)單元和可編程邏輯器件法。 ASIC的設(shè)計(jì)方法 ASIC設(shè)計(jì)方法 全定制法 半定制法 門陣列法 標(biāo)準(zhǔn)單元 可編程邏輯器件法 ? 全定制法 ? 全定制法是一種基于晶體管級(jí)的設(shè)計(jì)方法，它主要針對(duì)要求得到最高速度、最低功耗和最省面積的芯片設(shè)計(jì)。為滿足這種要求，設(shè)計(jì)者必須使用版圖編輯工具從晶體管的版圖尺寸、位置及互連線開(kāi)始親自設(shè)計(jì)，以期得到 ASIC芯片的最優(yōu)性能。 ASIC的設(shè)計(jì)方法
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1