【文章內(nèi)容簡(jiǎn)介】 化簡(jiǎn)的方法主要有 公式 化簡(jiǎn)法和卡諾圖 化簡(jiǎn)法。10. 邏輯函數(shù)常用的表示方法有真值表 、表達(dá)式 和 卡諾圖 。11. 任何一個(gè)邏輯函數(shù)的 真是表 是唯一的，但是它的 表達(dá)式 可有不同的形式，邏輯函數(shù)的各種表示方法在本質(zhì)上是一致或相同 的，可以互換。12. 寫出下面邏輯圖所表示的邏輯函數(shù)Y= （ 。13. 寫出下面邏輯圖所表示的邏輯函數(shù)Y= ） 。14. 半導(dǎo)體三極管作為開關(guān)元件時(shí)工作在 飽和 狀態(tài)和 截至 狀態(tài)。15. 與門電路和或門電路具有 多 個(gè)輸入端和 1 個(gè)輸出端。16. 非門電路是 單 端輸入、 單端輸出的電路。17. TTL門電路具有負(fù)載能力強(qiáng) 、 抗干擾能力強(qiáng) 和 轉(zhuǎn)換速度快 等優(yōu)點(diǎn)。18. OC門是一種特殊的TTL與非門，它的特點(diǎn)是輸出端可以并聯(lián)輸出，即 。19. 三態(tài)門除了高電平、低電平兩個(gè)狀態(tài)外，還有第三個(gè)狀態(tài)，這第三個(gè)狀態(tài)常稱為高阻態(tài)。20. 根據(jù)邏輯功能的不同特點(diǎn)，邏輯電路可分為兩大類：組合邏輯電路 和 時(shí)序邏輯電路 。21. 組合邏輯電路主要是由 與 、 或 和 非 三種基本邏輯門電路構(gòu)成的。22. 只考慮 加數(shù)和被加數(shù) ，而不考慮 低位進(jìn)位 的運(yùn)算電路，稱為半加器。23. 不僅考慮 加數(shù)和被加數(shù) ，而且考慮 低位進(jìn)位的運(yùn)算電路，稱為全加器。25. 數(shù)據(jù)選擇器是在選擇信號(hào) 的作用下，從 多個(gè)數(shù)據(jù) 中選擇 某一數(shù)據(jù)或一個(gè)數(shù)據(jù) 作為輸出的組合邏輯電路。26. 從奇偶校驗(yàn)角度來說，數(shù)碼1011011是 奇 碼，1001011是 偶 碼。27. 觸發(fā)器具有2個(gè)穩(wěn)定狀態(tài)，在輸入信號(hào)消失后，它能保持 穩(wěn)定狀態(tài) 。28. 在基本RS觸發(fā)器暗中，輸入端或能使觸發(fā)器處于復(fù)位狀態(tài)，輸入端或能使觸發(fā)器處于置位 狀態(tài)。29. 同步RS觸發(fā)器狀態(tài)的改變是與 CP脈沖 信號(hào)同步的。30. 在CP有效期間，若同步觸發(fā)器的輸入信號(hào)發(fā)生多次變化時(shí)，其輸出狀態(tài)也會(huì)相應(yīng)產(chǎn)生多次變化，這種現(xiàn)象稱為 觸發(fā)器的空翻 。31. 同步D觸發(fā)器的特性方程為 ） 。32. 主從觸發(fā)器是一種能防止 空翻 現(xiàn)象的觸發(fā)器。33. 在CP脈沖和輸入信號(hào)作用下，JK觸發(fā)器能夠具有保持 、 置0 、 置1 、和 翻轉(zhuǎn) 的邏輯功能。34. 在CP脈沖有效期間，D觸發(fā)器的次態(tài)方程= D ，JK觸發(fā)器的次態(tài)方程= ） 。35. 對(duì)于JK觸發(fā)器，當(dāng)CP脈沖有效期間，若J=K=0時(shí)，觸發(fā)器狀態(tài)保持 ；若時(shí)，觸發(fā)器 置0或置1；若J=K=1時(shí)，觸發(fā)器狀態(tài) 翻轉(zhuǎn) 。36. 對(duì)于JK觸發(fā)器，若J=K，則可完成 觸發(fā)器的邏輯功能。37. 對(duì)于JK觸發(fā)器，若，則可完成 觸發(fā)器的邏輯功能。38. 將D觸發(fā)器的D端與端直接相連時(shí)，D觸發(fā)器可轉(zhuǎn)換成 T 觸發(fā)器。39. 時(shí)序邏輯電路任何時(shí)刻的輸出信號(hào)不僅取決于 當(dāng)時(shí)的輸入信號(hào) ，而且還取決于 電路原來的狀態(tài) 。40. 時(shí)序邏輯電路邏輯功能的表示方法有 方程 、 狀態(tài)轉(zhuǎn)換真值表 、 狀態(tài)轉(zhuǎn)換圖 、和 時(shí)序圖 四種。41．用來記憶和統(tǒng)計(jì)輸入CP脈沖個(gè)數(shù)的電路，稱為計(jì)數(shù)器 。42. 用以存放二進(jìn)制代碼的電路稱為 寄存器 。43. 具有存放數(shù)碼和使數(shù)碼逐位右移或左移的電路稱為 移存器 。44. 產(chǎn)生 順序脈沖信號(hào) 的電路稱為順序脈沖發(fā)生器。45. 脈沖周期T表示兩個(gè)相鄰脈沖的 時(shí)間間隔 。46. 集成555定時(shí)器的TH端，端的電平分別大于和，定時(shí)器的輸出狀態(tài)是 低電平或0 。47. 集成555定時(shí)器的TH端，端的電平分別小于和，定時(shí)器的輸出狀態(tài)是高電平或1 。48. 多諧振蕩電路沒有 穩(wěn)定狀態(tài)，電路不停地在兩個(gè)狀態(tài) 之間轉(zhuǎn)換，因此又稱 無穩(wěn)態(tài)觸發(fā)器 。49. 在觸發(fā)脈沖作用下，單穩(wěn)態(tài)觸發(fā)器從穩(wěn)態(tài) 轉(zhuǎn)換到 暫穩(wěn)態(tài) 后，依靠自身電容的放電作用，又能回到 穩(wěn)態(tài) 。50. 用555定時(shí)器構(gòu)成的施密特觸發(fā)器的回差電壓可表示為） 。51. 用555定時(shí)器構(gòu)成的施密特觸發(fā)器的電源電壓為15V時(shí)，其回差電壓為 5 V。三、 判斷題1. 十進(jìn)制數(shù)74轉(zhuǎn)換為8421BCD碼應(yīng)當(dāng)是。2. 二進(jìn)制只可以用來表示數(shù)字，不可以用來表示文字和符號(hào)等。3. 十進(jìn)制轉(zhuǎn)換為二進(jìn)制的時(shí)候，整數(shù)部分和小數(shù)部分都要采用除2取余法。4. 若兩個(gè)函數(shù)相等，則它們的真值表一定相同；反之，若兩個(gè)函數(shù)的真值表完全相同，則這兩個(gè)函數(shù)未必相等。5. 證明兩個(gè)函數(shù)是否相等，只要比較它們的真值表是否相同即可。6. 在邏輯函數(shù)表達(dá)式中，如果一個(gè)乘積項(xiàng)包含的輸入變量最少，那么該乘積項(xiàng)叫做最小項(xiàng)。7. 當(dāng)決定一件事情的所有條件全部具備時(shí)，這件事情才發(fā)生，這樣的邏輯關(guān)系稱為非。8. 在全部輸入是“0”的情況下，函數(shù)運(yùn)算的結(jié)果是邏輯“0”。9. 邏輯變量取值的0和1表示事物相互獨(dú)立而又聯(lián)系的兩個(gè)方面。10. 在變量A、B取值相異時(shí)，其邏輯函數(shù)值為1，相同時(shí)為0，稱為異或運(yùn)算。11. 邏輯函數(shù)的卡諾圖中，相鄰最小項(xiàng)可以合并。12. 對(duì)任意一個(gè)最小項(xiàng)，只有一組變量取值使得它的值為1.13. 任意的兩個(gè)最小項(xiàng)之積恒為0。14. 半導(dǎo)體二極管、三極管、MOS管在數(shù)字電路中均可以作為開關(guān)元件來使用。15. 與門、或門和非門都具有多個(gè)輸入端和一個(gè)輸出端。16. 在與門電路后面加上非門，就構(gòu)成了與非門電路。17. CMOS門電路的輸入端在使用中不允許懸空。18. 任何時(shí)刻，電路的輸出狀態(tài)只取決于該時(shí)刻的輸入，而與該時(shí)刻之前的電路狀態(tài)無關(guān)的邏輯電路，稱為組合邏輯電路。19. 組合邏輯電路的邏輯功能可用邏輯圖、真值表、邏輯表達(dá)式、卡諾圖和波形圖五種方法來描述，它們?cè)诒举|(zhì)上是相通的，可以互相轉(zhuǎn)換。20. 型競(jìng)爭(zhēng)冒險(xiǎn)也稱為1型競(jìng)爭(zhēng)冒險(xiǎn)。21. 型競(jìng)爭(zhēng)冒險(xiǎn)也稱為0型競(jìng)爭(zhēng)冒險(xiǎn)。22. 3位二進(jìn)制譯碼器應(yīng)有3個(gè)輸入端和8個(gè)輸出端。23. 3線—8線譯碼電路是三—八進(jìn)制譯碼器。24. 十六路數(shù)據(jù)選擇器的地址輸入端有四個(gè)。25. 能將一個(gè)數(shù)據(jù)，根據(jù)需要傳送到多個(gè)輸出端的任何一個(gè)輸出端的電路，稱為數(shù)據(jù)選擇器。26. 觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，一個(gè)是現(xiàn)態(tài)，一個(gè)是次態(tài)。27. 觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài)，在外界輸入信號(hào)的作用下，可以從一個(gè)穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪粋€(gè)穩(wěn)定狀態(tài)。28. 同一邏輯功能的觸發(fā)器，其電路結(jié)構(gòu)一定相同。29. 僅具有反正功能的觸發(fā)器是T觸發(fā)器。30. 時(shí)序邏輯電路的特點(diǎn)是在任何時(shí)刻的輸出不僅和輸入有關(guān)，而且還取決于電路原來的狀態(tài)。31. 時(shí)序邏輯電路由存儲(chǔ)電路和觸發(fā)器兩部分組成。32. 為了記憶電路的狀態(tài)，時(shí)序電路必須包含存儲(chǔ)電路，存儲(chǔ)電路通常以觸發(fā)器為基本單元電路組成。33. 計(jì)數(shù)器能夠記憶輸入CP脈沖的最大數(shù)目，叫做這個(gè)計(jì)數(shù)器的長(zhǎng)度，也稱為計(jì)數(shù)器的“?！?。34. 同步時(shí)序電路和異步時(shí)序電路的最主要區(qū)別是，前者沒有CP脈沖，后者有CP脈沖。35. 同步時(shí)序電路和異步時(shí)序電路的最主要區(qū)別是，前者的所有觸發(fā)器受同一時(shí)鐘脈沖控制，后者的各觸發(fā)器受不同的時(shí)鐘脈沖控制。36. 時(shí)序電路的邏輯功能可用邏輯圖、邏輯表達(dá)式、狀態(tài)表、卡諾圖、狀態(tài)圖和時(shí)序圖等方法來描述，它們?cè)诒举|(zhì)上是相通的，可以互相轉(zhuǎn)換。37. 當(dāng)時(shí)序邏輯電路進(jìn)入無效狀態(tài)后，若能自動(dòng)返回有效工作狀態(tài)，該電路能自啟動(dòng)。38. 單穩(wěn)態(tài)觸發(fā)器只有一個(gè)穩(wěn)定狀態(tài)。39. 多諧振蕩器有兩個(gè)穩(wěn)定狀態(tài)。40