【正文】 3=1， E1=E2=0）時，地址碼A2A1A0=011，則輸出 Y7 ～Y0是( ) 。A. 脈沖信號 B. 隨時間連續(xù)變化的電信號 26. 下列等式不成立的是( )A. AB+AC+BC=AB+BC B. (A+B)(A+C)=A+BC C. A+AB=A D. 27. 最小項邏輯相鄰項是（ ） B. C. D.28. 下列邏輯門類型中，可以用（ ）一種類型門實現(xiàn)另三種基本運算。，它包含全部n個變量，每個變量僅為原變量。32. CMOS數(shù)字集成電路與TTL數(shù)字集成電路相比突出的優(yōu)點是。）A、兩個同位的二進制數(shù)相加B、兩個二進制數(shù)相加A、如果A3＞B3，則A＞BC、如果A0＞B0，則A＞BA、兩者都有記憶能力 B、兩者都無記憶能力C、只有組合邏輯電路有記憶能力 D、只有觸發(fā)器有記憶能力42. CP有效期間，同步RS觸發(fā)器的特性方程是（ ）。A、 B、 C、 D、46. 具有“置0” “置1” “保持” “翻轉(zhuǎn)”功能的觸發(fā)器叫（A）。A、3 B、4 C、5 D、1054. 經(jīng)過有限個CP，可由任意一個無效狀態(tài)進入有效狀態(tài)的計數(shù)器是（ ）自啟動的計數(shù)器。 D、無CP輸入端和數(shù)碼輸入端。 A、脈沖幅度 B、脈沖寬度 C、脈沖前沿 D、脈沖后沿58. 表示兩個相鄰脈沖重復出現(xiàn)的時間間隔的參數(shù)叫（ ）。A．=00 B．=01 C．=10 D．=1165. 電路如圖所示。 A． B． C． D．67. 電路如圖所示。A．只與輸入有關(guān) B．只與電路當前狀態(tài)有關(guān)C．與輸入和電路當前狀態(tài)均有關(guān)D．與輸入和電路當前狀態(tài)均無關(guān)70. 摩爾型時序邏輯電路的輸出是 。4. 用二進制數(shù)表示文字、符號等信息的過程稱為 編碼_。8. 邏輯等式三個規(guī)則分別是代入 、 對偶 、 反演 。12. 寫出下面邏輯圖所表示的邏輯函數(shù)Y= （ 。16. 非門電路是 單 端輸入、 單端輸出的電路。20. 根據(jù)邏輯功能的不同特點，邏輯電路可分為兩大類：組合邏輯電路 和 時序邏輯電路 。28. 在基本RS觸發(fā)器暗中，輸入端或能使觸發(fā)器處于復位狀態(tài)，輸入端或能使觸發(fā)器處于置位 狀態(tài)。32. 主從觸發(fā)器是一種能防止 空翻 現(xiàn)象的觸發(fā)器。36. 對于JK觸發(fā)器，若J=K，則可完成 觸發(fā)器的邏輯功能。40. 時序邏輯電路邏輯功能的表示方法有 方程 、 狀態(tài)轉(zhuǎn)換真值表 、 狀態(tài)轉(zhuǎn)換圖 、和 時序圖 四種。44. 產(chǎn)生 順序脈沖信號 的電路稱為順序脈沖發(fā)生器。48. 多諧振蕩電路沒有 穩(wěn)定狀態(tài)，電路不停地在兩個狀態(tài) 之間轉(zhuǎn)換，因此又稱 無穩(wěn)態(tài)觸發(fā)器 。三、 判斷題1. 十進制數(shù)74轉(zhuǎn)換為8421BCD碼應(yīng)當是。5. 證明兩個函數(shù)是否相等，只要比較它們的真值表是否相同即可。9. 邏輯變量取值的0和1表示事物相互獨立而又聯(lián)系的兩個方面。14. 半導體二極管、三極管、MOS管在數(shù)字電路中均可以作為開關(guān)元件來使用。18. 任何時刻，電路的輸出狀態(tài)只取決于該時刻的輸入，而與該時刻之前的電路狀態(tài)無關(guān)的邏輯電路，稱為組合邏輯電路。22. 3位二進制譯碼器應(yīng)有3個輸入端和8個輸出端。26. 觸發(fā)器有兩個穩(wěn)定狀態(tài)，一個是現(xiàn)態(tài)，一個是次態(tài)。30. 時序邏輯電路的特點是在任何時刻的輸出不僅和輸入有關(guān)，而且還取決于電路原來的狀態(tài)。34. 同步時序電路和異步時序電路的最主要區(qū)別是，前者沒有CP脈沖，后者有CP脈沖。38. 單穩(wěn)態(tài)觸發(fā)器只有一個穩(wěn)定狀態(tài)。42. 單穩(wěn)態(tài)觸發(fā)器和施密特觸發(fā)器不能自動地產(chǎn)生矩形脈沖，但可以把其他形狀的信號變換成矩形波。寫出邏輯表達式并化簡，畫出真值表。6. 7. 8. 9. 分析圖示電路的邏輯功能，寫出驅(qū)動方程、狀態(tài)方程，列出功能表，畫出狀態(tài)轉(zhuǎn)換圖。12. 電路如圖所示，圖中①~⑤均為2線—4線譯碼器。15. 下圖所示是用二個4選1數(shù)據(jù)選擇器組成的邏輯電路，試寫出輸出Z與輸入M、N、P、Q之間的邏輯函數(shù)式。（1）試分析圖中虛線框電路，畫出Q0、2波形，并說明虛線框內(nèi)電路的邏輯功能。圖中74LS160為十進制同步加法計數(shù)器，其功能如表所示。 24. 25. 26. 七、 設(shè)計題1. 試用與非門設(shè)計一組合邏輯電路，其輸入為3位二進制數(shù)，當輸入中有奇數(shù)個1時輸出為1，否則輸出為0。表決的規(guī)則是如果約翰和簡妮都同意，或多數(shù)同意吃炸雞，則他們?nèi)フu店，否則就去漢堡店。當X＜Y+BI時，借位輸出BO置位。規(guī)定能整除時，輸出L為高電平，否則，輸出L為低電平。9. 用一個8線3線優(yōu)先編碼器74HC148和一個3線8線譯碼器74HC138實現(xiàn)3位格雷碼→3位二進制的轉(zhuǎn)換。該電路有3個輸入A、B、C和一個工作模式控制變量M，當M=0時，電路實現(xiàn)“意見一致”功能（A，B，C狀態(tài)一致時輸出為1，否則輸出為0），而M=1時，電路實現(xiàn)“多數(shù)表決”功能，即輸出與A，B，C中多數(shù)的狀態(tài)一致。15. 用三片四位數(shù)值比較器74LS85實現(xiàn)兩個12位二進制數(shù)比較。當控制信號C=0時，輸出狀態(tài)與輸入狀態(tài)相反；C=1時，輸出狀態(tài)與輸入狀態(tài)相同。21. 某足球評委會由一位教練和三位球迷組成，對裁判員的判罰進行表決。每當連續(xù)收到3個1（或3個以上1）時，該檢測器輸出為1，否則為0。當x=0時，電路狀態(tài)不變；當x=1時，在時鐘脈沖作用下進行減1計數(shù)。電路的輸入信號X是與時鐘脈沖同步的串行數(shù)據(jù)，其時序關(guān)系如下圖所示。30. 設(shè)計三相步進電機控制器：工作在三相單雙六拍正轉(zhuǎn)方式，即在CP作用下控制三個線圈A、B、C按以下方式輪流通電。要求將串行編碼轉(zhuǎn)換器設(shè)計成米利型電路。（a） （b）35. 設(shè)計一個可控計數(shù)器，X=0時實現(xiàn)8421BCD碼計數(shù)器，X=1時實現(xiàn)2421BCD碼計數(shù)器。當M=0時24進制，M=1時60進制，要求電路不能過渡狀態(tài)。（a） （b）10. 有一上升沿觸發(fā)的JK觸發(fā)器如圖（a）所示，已知CP、J、K信號波形如圖（b）所示，畫出Q端的波形。（a） （b）13. 時序電路如圖（a）所示。設(shè)觸發(fā)器的初始狀態(tài)為Q=0； 15. 已知CMOS邊沿觸發(fā)器輸入端D和時鐘信號CLK的電壓波形如圖所示，試畫出Q和Q’端對應(yīng)的電壓波形。這些配電點隨工作面的推進定期移動。故采區(qū)變電所位置如采區(qū)巷道布置附圖所示（1）在正常工作時電纜芯線的實際溫升不得超過絕緣所允許的溫升，否則電纜將因過熱而縮短其使用壽命或迅速損壞