eda理論復(fù)習(xí)題資料(編輯修改稿)
2025-07-04 13:33 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 。 5. VHDL的操作符包括 、 、 和 。 6. VHDL的順序語(yǔ)句只能出現(xiàn)在 、 和 中，是按照書(shū) 寫(xiě)順序自上而下，一條一條執(zhí)行。 7. QUARTUS Ⅱ支持 、 、 等不同編輯方式。 8. 將軟件描述與硬件結(jié)構(gòu)聯(lián)系的步驟稱(chēng)為_(kāi)_____________。 9. 指定設(shè)計(jì)電路的輸入/輸出端口與目標(biāo)芯片引腳的連接關(guān)系的過(guò)程稱(chēng) 為 。 10. VHDL的描述風(fēng)格通?？梢詺w納為_(kāi)__行為描述_____、___數(shù)據(jù)流___和___結(jié)構(gòu)描述_____3種。 11. 當(dāng)前最流行的并成為IEEE標(biāo)準(zhǔn)的硬件描述語(yǔ)言包括 和 。 12. VHDL的塊語(yǔ)句是并行語(yǔ)句，它的內(nèi)部是由_____________語(yǔ)句構(gòu)成的。個(gè)進(jìn)程之間進(jìn)行并行聯(lián)系是通過(guò)________來(lái)實(shí)現(xiàn)的。 14. variable只能在____進(jìn)程___和___子程序_____中使用，signal的使用和定義的范圍是___實(shí)體___、___結(jié)構(gòu)體_____和__程序包____。 15. IEEE庫(kù)中預(yù)定義的標(biāo)準(zhǔn)邏輯位的邏輯共有________種。 EDA名詞解釋?zhuān)瑢?xiě)出下列縮寫(xiě)的中文（或者英文）含義 1. FPGA 現(xiàn)場(chǎng)可編程門(mén)陣列 2. EDA 電子設(shè)計(jì)自動(dòng)化 3. EAB 嵌入式陣列塊 4. RTL 寄存器傳輸級(jí) 5. VHDL 超高速集成電路硬件描述語(yǔ)言 6. ASIC 專(zhuān)用集成電路7. FPGA 現(xiàn)場(chǎng)可編程門(mén)陣列8. CPLD 復(fù)雜可編程邏輯器件9. EDA 電子設(shè)計(jì)自動(dòng)化10. IP 知識(shí)產(chǎn)權(quán)核11. SOC 單芯片系統(tǒng) 四、VHDL程序改錯(cuò)：（一）仔細(xì)閱讀下列程序，回答問(wèn)題LIBRARY IEEE。 1USE 。 2ENTITY LED7SEG IS 3PORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0)。 4 CLK : IN STD_LOGIC。 5 LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0))。 6END LED7SEG。 7ARCHITECTURE one OF LED7SEG IS 8 SIGNAL TMP : STD_LOGIC。 9BEGIN 10 SYNC : PROCESS(CLK, A) 11 BEGIN 12 IF CLK39。EVENT AND CLK = 39。139。 THEN 13 TMP = A。 14 END IF。 15 END PROCESS。 16 OUTLED : PROCESS(TMP) 17 BEGIN 18 CASE TMP IS 19 WHEN 0000 = LED7S = 0111111。 20 WHEN 0001 = LED7S = 0000110。 21 WHEN 0010 = LED7S = 1011011。 22 WHEN 0011 = LED7S = 1001111。 23 WHEN 0100 = LED7S = 1100110。 24 WHEN 0101 = LED7S = 1101101。 25 WHEN 0110 = LED7S = 1111101。 26 WHEN 0111 = LED7S = 0000111。 27 WHEN 1000 = LED7S = 1111111。 28 WHEN 1001 = LED7S = 1101111。 29 END CASE。 30 END PROCESS。 31END one。 1． 在程序中9行、29行存在兩處錯(cuò)誤，試指出，并說(shuō)明理由：2．修改相應(yīng)行的程序（如果是缺少語(yǔ)句請(qǐng)指出大致的行數(shù)）：錯(cuò)誤1 行號(hào)： 9 程序改為：SIGNAL TMP : STD_LOGIC_VECTOR(3 DOWNTO 0)。錯(cuò)誤2 行號(hào)： 29 程序改為：這行后添加 when others = null。（二）在程序中存在兩處錯(cuò)誤，試指出，并說(shuō)明理由：在編譯時(shí)，提示的第一條錯(cuò)誤為：Error: Line 12: File e:\mywork\test\: VHDL syntax error: If statement must have THEN, but found BEGIN instead12行，IF語(yǔ)句對(duì)應(yīng)的關(guān)鍵字是then而非begin14行，Q1是矢量，不能直接和整數(shù)1相加，需要使用重載函數(shù)1. 修改相應(yīng)行的程序（如果是缺少語(yǔ)句請(qǐng)指出大致的行數(shù)）：錯(cuò)誤1 行號(hào)： 12 程序改為：BEGIN 改為 THEN錯(cuò)誤2 行號(hào)： 3 程序改為：USE 。1 LIBRARY IEEE。2 USE 。3 4 ENTITY CNT4 IS 5 PORT ( CLK : IN STD_LOGIC 。6 Q : OUT STD_LOGIC_VECTOR(3 DOWNTO 0)) 。 7 END CNT4。 8 ARCHITECTURE bhv OF CNT4 IS9 SIGNAL Q1 : STD_L
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1