eda技術(shù)實(shí)驗(yàn)報(bào)告8位二進(jìn)制加法器設(shè)計(jì)(編輯修改稿)
2025-07-02 18:28 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 N STD_LOGIC_VECTOR(7 DOWNTO 0)。 CIN : IN STD_LOGIC。 SUM : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)。 COUT : OUT STD_LOGIC )。END F_ADDER8。ARCHITECTURE ONE OF F_ADDER8 IS COMPONENT F_ADDER IS PORT (AIN, BIN, CIN : IN STD_LOGIC。 COUT, SUM : OUT STD_LOGIC )。 END COMPONENT。 SIGNAL C1, C2, C3,C4,C5,C6,C7: STD_LOGIC。BEGIN U1 : F_ADDER PORT MAP(AIN = AIN(0), BIN = BIN(0), CIN = CIN, SUM = SUM(0), COUT = C1)。 U2 : F_ADDER PORT MAP(AIN = AIN(1), BIN
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1