4bits超前加法進位器的全定制設計微電子卓越班數(shù)字集成電路課程設計報告(編輯修改稿)
2025-06-19 18:03 本頁面
【文章內(nèi)容簡介】 設計流程 ? 熟悉集成電路設計主流工具 ? 強化學生的實際動手能力 ? 培養(yǎng)學生的工程意識和系統(tǒng)觀念 ? 培養(yǎng)學生的團隊協(xié)作能力 課程設計的主要內(nèi)容 設計題目4bits 超前進位加法器全定制設計 設計要求Vdd=,VoH=,Vol=可驅(qū)動 10 個 LSTTL 電路（相對于 15pf 電容負載）1rftns?/6TLH??/ 10PitABCons??/ 2LHiiS32,5disworkmWfMHz? 設計內(nèi)容? 功能分析及邏輯分析 ? 電路設計及器件參數(shù)設計 ? 估算功耗與延時? 電路模擬與仿真? 版圖設計? 版圖數(shù)據(jù)提交及考核，課程設計總結(jié)4bit 超前進位加法器的全定制設計1第 2 章 功能分析及邏輯分析 功能分析74283 為 4 為超前進位加法器，不同于普通串行進位加法器由低到高逐級進位，超前進位加法器所有位數(shù)的進位大多數(shù)情況下同時產(chǎn)生，運算速度快，電路結(jié)構(gòu)復雜。其管腳圖如下：圖 2174283 芯片的引腳功能表：表 21 74283 引腳功能引腳位 符號 名稱及功能4,1,13,10 1?234和輸出端5，3,14,12 A1，A2，A3，A4 運算輸入端6，2,15,11 B1，B2，B3，B4 運算輸入端7 C0 進位輸入端9 C4 進位輸出端8 GND 接地（0V）16 Vcc 正電壓電源福州大學數(shù)字集成電路課程設計（報告）2 推薦工作條件表 22 SMIC 工藝工作條件 電特性表 231 直流工作規(guī)格Symbol Parameter Conditions MinTyp(Note 1)Max UnitsVIInput clamp voltage CV=Min I=18mA VDM54 Lever Output Voltage,OHMinax?ILIiDM74 VDM54 ,COVixILIHan?DM74 OLVLow Lever Output Voltage 4,OCmAMiDM74 VA B current@Max input voltagex7iV?CO mAA B 40IHHigh Lever Input CurrentCO 20uA4bit 超前進位加法器的全定制設計3A B Lever Input CurrentCVMax?CO mADN54 100OSIShort circuit output x(Note 2) DM74 100mA1CISupply current CVa?(Note 3) 19 34 mA2ISupply currentMx(Note 4) 22 39 mA表 232 交流特性 2LKR?? 15LCpF0LpSymbol Parameter From(Input)To(Output)Min Max Min MaxUnitsPLHtPropagation Delay Time Low to High Lever OutputCO to 1?,210 11 nsPHLtPropagation Delay Time High to Low Lever OutputCO to 1,210 12 nsPLHtPropagation Delay Time Low to High Lever OutputCO to 3?10 11 ns福州大學數(shù)字集成電路課程設計（報告）4PHLtPropagation Delay Time High to Low Lever OutputCO to 3?10 12 nsPLHtPropagation Delay Time Low to High Lever OutputCO to 410 11 nsPHLtPropagation Delay Time High to Low Lever OutputCO to 4?10 12 nsPLHtPropagation Delay Time Low to High Lever OutputiorBA to i10 11 nsPHLtPropagation Delay Time High to Low Lever Outputior to i?10 12 nsPLHtPropagation Delay Time Low to High Lever
電大資料相關(guān)推薦
鄂ICP備17016276號-1