計(jì)算機(jī)組成原理課程設(shè)計(jì)報(bào)告書(編輯修改稿)
2025-06-10 03:40 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 實(shí)施，需要工藝人員的配合，增加現(xiàn)場(chǎng)氣源等?？傊?，總體方案是整個(gè)控制系統(tǒng)設(shè)計(jì)的關(guān)鍵，要實(shí)現(xiàn)一個(gè)好的設(shè)計(jì)必然離不開(kāi)對(duì)生產(chǎn)工藝的深入了解以及工藝技術(shù)人員的支持與配合。 計(jì)算機(jī)控制系統(tǒng)的硬件總體設(shè)計(jì)主要包括以下方面的內(nèi)容：系統(tǒng)的構(gòu)成方式；現(xiàn)場(chǎng)設(shè)備及自動(dòng)化儀表的選擇；人—機(jī)接口方式；系統(tǒng)的控制機(jī)箱結(jié)構(gòu)設(shè)計(jì)；抗干擾措施等。 軟件總體方案設(shè)計(jì)的內(nèi)容主要是確定軟件平臺(tái)、軟件結(jié)構(gòu)、任務(wù)分解，建立系統(tǒng)的數(shù)學(xué)模型、控制策略和算法的實(shí)現(xiàn)等。 其內(nèi)容包括：（1）系統(tǒng)的主要功能、技術(shù)指標(biāo)、原理性方框圖及文字說(shuō)明。（2）控制策略與算法。（3）系統(tǒng)的硬件結(jié)構(gòu)與配置，主要的軟件功能、結(jié)構(gòu)、平臺(tái)及實(shí)現(xiàn)框圖。（4）方案的比較與選擇。（5）抗干擾措施與可靠性設(shè)計(jì)。（6）機(jī)柜或機(jī)箱的結(jié)構(gòu)與外形設(shè)計(jì)。（7）經(jīng)費(fèi)和進(jìn)度計(jì)劃的安排。（8）對(duì)現(xiàn)場(chǎng)條件的要求。 數(shù)據(jù)通路設(shè)計(jì)：數(shù)據(jù)在功能部件之間傳送的路徑稱為數(shù)據(jù)通路。運(yùn)算器與各寄存器之間的傳送路徑就是中央處理器內(nèi)部數(shù)據(jù)通路?！皵?shù)據(jù)通路”描述了信息從什么地方開(kāi)始，中間經(jīng)過(guò)哪個(gè)寄存器或多路開(kāi)關(guān)，最后傳送到哪個(gè)寄存器，都要加以控制。 建立數(shù)據(jù)通路的任務(wù)，是由“操作控制部件”來(lái)完成。數(shù)據(jù)通路的功能是實(shí)現(xiàn)CPU內(nèi)部的運(yùn)算器和寄存器以及寄存器之間的數(shù)據(jù)交換。2．?dāng)?shù)據(jù)通路的基本結(jié)構(gòu)數(shù)據(jù)通路的基本結(jié)構(gòu)主要有兩種方式：（1）CPU內(nèi)部總線方式：將所有的寄存器的輸入端和輸出端都連接到一條或多條公共的通路上，這種結(jié)構(gòu)比較簡(jiǎn)單，但是數(shù)據(jù)傳輸存在較多的沖突現(xiàn)象，性能較低，如果連接各部件的總線只有一條，則稱單總線結(jié)構(gòu)；如果CPU中有兩條或更多的總線，則構(gòu)成雙總線結(jié)構(gòu)和多總線結(jié)構(gòu)。在雙總線或多總線結(jié)構(gòu)中，數(shù)據(jù)的傳遞可以同時(shí)進(jìn)行。 （2）專用數(shù)據(jù)通路方式（不采用CPU內(nèi)部總線方式）：根據(jù)指令執(zhí)行過(guò)程中的數(shù)據(jù)和地址的流動(dòng)放心安排連接線路，避免使用共享的總線，性能比較高，但硬件量大。 存儲(chǔ)器的設(shè)計(jì)雙端口存儲(chǔ)器RAM由一片IDT7132（U36）及少量附加控制電路組成。IDT7132是2048字節(jié)的雙端口靜態(tài)隨機(jī)存儲(chǔ)器，本機(jī)實(shí)際使用256字節(jié)。IDT7132兩個(gè)端口可同時(shí)進(jìn)行讀、寫操作。在本機(jī)中，左端口的數(shù)據(jù)連線數(shù)據(jù)總線DBUS，可進(jìn)行讀、寫操作，右端口數(shù)據(jù)和指令總線INS連接，輸出到指令寄存器IR，作為只讀端口使用。存儲(chǔ)器IDT7132有6個(gè)控制引腳：CEL＃，LRW，OEL＃，CER＃，RRW，OER＃。CEL＃，LRW，OEL?？刂谱蠖丝谧x、寫操作；CER＃，RRW，OER?？刂朴叶丝谧x、寫操作。CEL＃為左端口選擇引腳，低有效，為高時(shí)禁止左端口操作；LRW為高時(shí)，左端口進(jìn)行讀操作，LRW為低時(shí)，左端口進(jìn)行寫操作；OER＃為低時(shí)，將左端口讀出的數(shù)據(jù)放到數(shù)據(jù)總線DBUS上。CER＃，RRW，OER?？刂朴叶丝谧x、寫操作的方式與CEL＃，LRW，OER?？刂谱蠖丝谧x、寫操作的方式類似，不過(guò)右端口讀出的數(shù)據(jù)放到指令總線上而不是數(shù)據(jù)總線上。本機(jī)設(shè)計(jì)中，OER＃已固定接地，RRW固定接高電平，CER＃由CER反相產(chǎn)生。當(dāng)CER＝1時(shí)，右端口讀出數(shù)據(jù)，并放到指令總線INS上；當(dāng)CER＝0時(shí)，禁止右端口操作。左端口的OEL＃由LRW經(jīng)反相產(chǎn)生，不需單獨(dú)控制。當(dāng)CEL＃＝0且LRW＝1時(shí)，左端口進(jìn)行讀操作；當(dāng)CER＃＝0且LRW＝0時(shí)，在T3的上升沿開(kāi)始進(jìn)行寫操作，將數(shù)據(jù)總線上的數(shù)據(jù)寫入存儲(chǔ)器。 微程序控制器設(shè)計(jì)1. 機(jī)器指令格式 名稱助記符功能指令格式R7 R6 R5 R4R3 R2R1 R0加法ADD Rd，RsRd+RsRd0 0 0 0RS1 RS0RD1 RD0減法SUB Rd，RsRdRsRd0 0 0 1RS1 RS0RD1 RD0乘法MUL Rd，RsRd*RsRd0 0 1 0RS1 RS0RD1 RD0邏輯與AND Rd，RsRdamp。RsRd0 0 1 1RS1 RS0RD1 RD0存數(shù)STA Rd，[Rs]Rd[Rs]0 1 0 0RS1 RS0RD1 RD0取數(shù)LDA Rd，[Rs][Rs]Rd0 1 0 1RS1 RS0RD1 RD0無(wú)條件轉(zhuǎn)移指令JMP [Rs][Rs]Pc1 0 0 0RS1 RS0X X條件轉(zhuǎn)移JC D若C=1則PC+DPC1 0 0 1D3 D2D1 D0停機(jī)STP暫停
化學(xué)相關(guān)推薦
鄂ICP備17016276號(hào)-1