【文章內(nèi)容簡介】 空載導(dǎo)通功耗 PON， 輸出為高電平時(shí)的功耗稱為 空載截止功耗 POFF ， PON大于 POFF 。 平均功耗 P =(PON + POFF)/2 一般 P＜ 50mW,如 74H系列門電路平均功耗為 22mW。 41 第三章 集成門電路與觸發(fā)器 3. TTL與非門集成電路芯片 TTL與非門集成電路芯片種類很多 ， 常用的 TTL與非門集成電路芯片有 7400和 7420等 。 7400的引腳分配圖如圖 (a)所示； 7420的引腳分配圖如圖 (b)所示 。 圖中 ， UCC為電源引腳 ， GND為接地腳 ， NC為空腳 。 42 43 44 第三章 集成門電路與觸發(fā)器 常用的 TTL或非門集成電路芯片有 2輸入 4或非門 7402等。7402的引腳分配圖如下圖所示。 45 46 第三章 集成門電路與觸發(fā)器 常用的 TTL與或非門集成電路芯片 7451的引腳排列圖如下圖所示。 47 第三章 集成門電路與觸發(fā)器 2. 兩種特殊的門電路 (1) 集電極開路門 (OC門 ) 集電極開路門 （ Open Collector Gate） 是一種輸出端可以直接相互連接的特殊邏輯門 ， 簡稱 OC門 。 OC門電路將一般 TTL與非門電路的推拉式輸出級(jí)改為三極管集電極開路輸出 。 下圖給出了一個(gè)集電極開路與非門的電路結(jié)構(gòu)圖和邏輯符號(hào) 。 48 第三章 集成門電路與觸發(fā)器 注意 ！ 集電極開路與非門只有在外接負(fù)載電阻 RL和電源 U’CC后才能正常工作 。 集電極開路與非門在計(jì)算機(jī)中應(yīng)用很廣泛 ， 可以用它實(shí)現(xiàn) 線與 邏輯 、 電平轉(zhuǎn)換以及直接驅(qū)動(dòng)發(fā)光二極管 、 干簧繼電器等 。 49 第三章 集成門電路與觸發(fā)器 例如 ， 下圖所示電路中 ， 只要有一個(gè)門輸出為低電平 ， 輸出 F便為低電平；僅當(dāng)兩個(gè)門的輸出均為高電平時(shí) ， 輸出 F 才為高電平 。 即 F=F1 F2=A1B1C1 A2B2C2 該電路實(shí)現(xiàn)了兩個(gè)與非門輸出相 “ 與 ” 的邏輯功能 。 由于該 “ 與 ” 邏輯功能是由輸出端引線連接實(shí)現(xiàn)的 ， 故稱為 “ 線與 ”邏輯 。 50 第三章 集成門電路與觸發(fā)器 (2) 三態(tài)輸出門 (TS門 ) 三態(tài)輸出門有三種輸出狀態(tài)： 輸出高電平、輸出低電平和高阻狀態(tài)，前兩種狀態(tài)為工作狀態(tài)，后一種狀態(tài)為禁止?fàn)顟B(tài) 。 簡稱三態(tài)門 (Three state Gate)、 TS門等。 注意 ! 三態(tài)門不是指具有三種邏輯值。 如何使電路處在工作狀態(tài)和禁止?fàn)顟B(tài)？ 通過外加控制信號(hào)！ 51 第三章 集成門電路與觸發(fā)器 例如 ， 右圖所示為一個(gè)三態(tài)輸出與非門的電路結(jié)構(gòu)圖和邏輯符號(hào) 。 該電路是在一般與非門的基礎(chǔ)上 ， 附加使能控制端和控制電路構(gòu)成的 。 該電路邏輯功能如下： EN=0： 二極管 D反偏 ， 此時(shí)電路功能與一般與非門無區(qū) 別 ， 輸出 ； EN=1： 一方面因?yàn)?T1有一個(gè)輸入端為低 ， 使 T T5截 止 。 另一方面由于二極管導(dǎo)通 ， 迫使 T3的基極電位變低 ， 致 使 T T4也截止 。 輸出 F便被懸空 ， 即處于高阻狀態(tài) 。 52 第三章 集成門電路與觸發(fā)器 因?yàn)樵撾娐肥窃?EN=0時(shí)為正常工作狀態(tài) ， 所以稱為使能控制端低電平有效的三態(tài)與非門 。 該電路的邏輯符號(hào)如圖中 (b)所示 。 控制端加一個(gè)小圓圈表示低電平有效 ， 并將控制信號(hào)寫成 。 若某三態(tài)與非門的邏輯符號(hào)在控制端未加小圓圈 ， 且控制信號(hào)寫成 EN時(shí) ， 則表明電路在 EN=1時(shí)為正常工作狀態(tài) ，稱該三態(tài)與非門為使能控制端高電平有效的三態(tài)與非門 。 EN53 右圖所示為用三態(tài)門構(gòu)成的單向數(shù)據(jù)總線 。 當(dāng)某個(gè)三態(tài)門的控制端為 1時(shí) ， 該邏輯門的輸入數(shù)據(jù)經(jīng)反相后送至總線 。 為了保證數(shù)據(jù)傳送的正確性 ， 任意時(shí)刻 ， n個(gè)三態(tài)門的控制端只能有一個(gè)為 1， 其余均為0， 即只允許一個(gè)數(shù)據(jù)端與總線接通 ， 其余均斷開 ， 以便實(shí)現(xiàn) n個(gè)數(shù)據(jù)的分時(shí)傳送 。 三態(tài)與非門主要應(yīng)用于總線傳送 ， 它既可用于單向數(shù)據(jù)傳送 ， 也可用于雙向數(shù)據(jù)傳送 。 第三章 集成門電路與觸發(fā)器 54 第三章 集成門電路與觸發(fā)器 如下圖所示 ， 用兩種不同控制輸入的三態(tài)門可構(gòu)成的雙向總線 。 圖中： EN=1時(shí)： G1工作 ， G2處于高阻狀態(tài) ， 數(shù)據(jù) D1被取反后送至總線； EN=0時(shí)： G2工作 ， G1處于高阻狀態(tài) ， 總線上的數(shù)據(jù)被取反后送到數(shù)據(jù)端 D2 。 實(shí)現(xiàn)了數(shù)據(jù)的分時(shí)雙向傳送 。 55 第三章 集成門電路與觸發(fā)器 CMOS集成邏輯門電路 MOS型集成門電路的主要 優(yōu)點(diǎn)：制造工藝簡單、集成度高、功耗小、抗干擾能力強(qiáng)等；主要缺點(diǎn)：速度相對(duì) TTL電路較低 。 MOS門電路有三種類型： 使用 P溝道管的 PMOS電路； 使用 N溝道管的 NMOS電路； 同時(shí)使用 PMOS管和 NMOS管的 CMOS電路 。 相比之下 ， CMOS電路性能更優(yōu) ， 是當(dāng)前應(yīng)用較普遍的邏輯電路之一 。 下面 ， 僅討論 CMOS集成邏輯門 。 56 第三章 集成門電路與觸發(fā)器 一 . CMOS反相器 由一個(gè) N溝道增強(qiáng)型 MOS管 TN和一個(gè) P溝道增強(qiáng)型 MOS管 TP組成的 CMOS反相器如下圖所示。 電路正常工作條件： UDD大于 TN管開啟電壓 UTN和 TP管開啟電壓 UTP的絕對(duì)值之和，即 UDD＞ UTN +|UTP|。 特性曲線可分為 5個(gè)區(qū)段： A段： Ui＜ UTN， TN截止 ， TP導(dǎo) 通 ， 輸出高電平 o≈UDD。 B段： Ui ＞ UTN， TN開始導(dǎo) 通 ， 輸出電壓 UO開始降 低 。 C段： Ui≈UDD /2， TN， TP飽和 導(dǎo)通 ， 使 UO急劇下降 。 D段： Ui＞ UDD/2， UO變小 。 E段： Ui＞ UDD— |UTP|， TP截 止 ， TN導(dǎo)通 ， UO≈0。 綜合上述， Ui=0V， TN截止， TP導(dǎo)通， UO≈UDD為高電平； Ui = UDD， TN導(dǎo)通， TP截止， UO≈0V。實(shí)現(xiàn)了 非 的邏輯功能。 57 第三章 集成門電路與觸發(fā)器 注意 ！ CMOS反相器除有較好的動(dòng)態(tài)特性外 ， 由于它處在開關(guān)狀態(tài)下總有一個(gè)管子處于截止?fàn)顟B(tài) ， 因而電流極小 ，電路靜態(tài)功耗很低 (μW數(shù)量級(jí) )。 58 第三章 集成門電路與觸發(fā)器 二 .CMOS與非門 由兩個(gè)串聯(lián)的 NMOS管和兩個(gè)并聯(lián)的 PMOS管構(gòu)成的兩輸入端的 CMOS與非門電路如下圖所示。 圖中 ， 每個(gè)輸入端連到一個(gè)PMOS管和一個(gè) NMOS管的柵極 。邏輯功能如下： 當(dāng)輸入 A、 B均為高電平時(shí) ，TN1和 TN2導(dǎo)通 ， TP1和 TP2截止 ， 輸 出端 F為低電平； 當(dāng)輸入 A、 B中至少有一個(gè)為 低電平時(shí) ， 對(duì)應(yīng)的 TN1 和 TN2中至 少有一個(gè)截止 ， TP1和 TP2中至少有 一個(gè)導(dǎo)通 ， 輸出 F為高電平 。 該電路實(shí)現(xiàn)了 “ 與非 ” 邏輯 功能 。 59 第三章 集成門電路與觸發(fā)器 三 . CMOS或非門 由兩個(gè)并聯(lián)的 NMOS管和兩個(gè)串聯(lián)的 PMOS管構(gòu)成一個(gè)兩個(gè) 輸入端的 CMOS或非門電路如下圖所示 。 每個(gè)輸入端連接到一 個(gè) NMOS管和一個(gè) PMOS管的柵極 。 該電路邏輯功能如下： 當(dāng)輸入 A、 B均為低電平時(shí) ，TN1和 TN2截止 ， TP1和 TP2導(dǎo)通 ，輸出 F為高電平； 當(dāng)輸入端 A、 B 中至少有 一個(gè)為高電平時(shí) ， 則對(duì)應(yīng)的 TNTN2中便至少有一個(gè)導(dǎo)通 ， TPTP2中便至少有一個(gè)截止 ， 使輸出 F為低電平 。 該電路實(shí)現(xiàn)了 “ 或非 ” 邏輯功能 。 60 第三章 集成門電路與觸發(fā)器 x` 四 . CMOS三態(tài)門 下圖所示是一個(gè)低電平使能控制的三態(tài)非門 ， 該電路是在 CMOS反相器的基礎(chǔ)上增加 NMOS管 T’N和 PMOS管 T’P 構(gòu)成的 。 EN=1 ： T’N和 T’P同時(shí)截止 ， 輸出 F 呈高阻狀態(tài)； EN =0 ： T’N和 T’P同時(shí)導(dǎo)通 ， 非門 正常工作 ， 實(shí)現(xiàn) 的功能 。 CMOS三態(tài)門也可用于總線傳輸 。 61 一個(gè) CMOS傳輸門的電路圖及其邏輯符號(hào)如下圖所示。圖中， TN 和 TP 的結(jié)構(gòu)和參數(shù)對(duì)稱，兩管的柵極分別與一對(duì)互補(bǔ)的控制信號(hào) C和 相接。 第三章 集成門電路與觸發(fā)器 五 . CMOS傳輸門 該電路邏輯功能如下： 當(dāng) C=1(UDD)， (0V)時(shí) ， Ui 在 0V～ UDD范圍內(nèi)變化 ， 兩管中至少 有一個(gè)導(dǎo)通 ， 輸入和輸出之間呈低阻 狀態(tài) ， 相當(dāng)于開關(guān)接通 ， 輸入信號(hào) Ui 能通過傳輸門 。 當(dāng) C=0(0V)， (UDD)時(shí) ， Ui 0V～ UDD范圍內(nèi)變化 ， 兩管均處于 截止?fàn)顟B(tài) ， 輸入和輸出之間呈高阻 狀態(tài) (107Ω)， 信號(hào) Ui不能通過 ， 相 當(dāng)于開關(guān)斷開 。 傳輸門實(shí)質(zhì)上是一種傳輸模擬信號(hào)的壓控開關(guān) 。 62 第三章 集成門電路與觸發(fā)器 注意： 由于 MOS管的結(jié)構(gòu)是對(duì)稱的，即源極和 漏極可以互換使用，因此，傳輸門的輸入端和輸出 端可以互換使用。 即 MOS傳輸門具有雙向性，故又 稱為可控雙向開關(guān)。 63 正邏輯和負(fù)邏輯 前面討論各種邏輯門電路的邏輯功能時(shí) ， 約定用高電平表示邏輯 低電平表示邏輯 0。 事實(shí)上 ， 既可以規(guī)定用高電平表示邏輯 低電平表示邏輯 0， 也可以規(guī)定用高電平表示邏輯 0、 低電平表示邏輯 1。 這就引出了正邏輯和負(fù)邏輯的概念 。 正邏輯： 用高電平表示邏輯 1， 低電平表示邏輯 0。 負(fù)邏輯： 用高電平表示邏輯 0， 低電平表示邏輯 1。 一 . 正邏輯與負(fù)邏輯的概念 64 第三章 集成門電路與觸發(fā)器 二 . 正邏輯與負(fù)邏輯的關(guān)系 對(duì)于同一電路 ， 可以采用正邏輯 ， 也可以采用負(fù)邏輯 。正邏輯與負(fù)邏輯的規(guī)定不涉及邏輯電路本身的結(jié)構(gòu)與性能好壞 ， 但不同的規(guī)定可使同一電路具有不同的邏輯功能 。 例如 ， 假定某邏輯門電路的輸入 、 輸出電平關(guān)系如下表所示 。 輸入輸出電平關(guān)系 輸 入 輸 出 A B F L H L L L L L L H H H H 按正邏輯與負(fù)邏輯的規(guī)定 ， 電路的邏輯功能分別如何 ？ 65 第三章 集成門電路與觸發(fā)器 若按正邏輯規(guī)定，由真值表可知，該電路是一個(gè)正邏輯的“與”門； 若按負(fù)邏輯規(guī)定，由真值表可知，該電路是一個(gè)負(fù)邏輯的“或”門。 正邏輯真值表 輸 入 輸 出 A B F 0 1 0 0 0 0 0 0 1 1 1 1 負(fù)邏輯真值表 輸 入 輸 出 A B F 1 0 1 1 1 1 1 1 0 0 0 0 輸入輸出電平關(guān)系 輸 入 輸 出 A B F L H L L L L L L H H H H 66 第三章 集成門電路與觸發(fā)器 上述邏輯關(guān)系可以用反演律證明。假定一個(gè)正邏輯與門的輸出為 F，輸入為 A、 B，則有 F = A﹒B 可見，若將一個(gè)邏輯門的輸出和所有輸入都反相，則正邏輯變?yōu)樨?fù)邏輯。據(jù)此，可將正邏輯門轉(zhuǎn)換為負(fù)邏輯門。 前面討論各種邏輯門電路時(shí)，都是按照正邏輯規(guī)定來定義其邏輯功能的。 在本課程中 ， 若無特殊說明 ， 約定按正邏輯討論問題 ， 所 有門電路的符號(hào)均按正邏輯表示 。 根據(jù)反演律，可得 BABAF ????67 第三章 集成門電路與觸發(fā)器 觸 發(fā) 器 在數(shù)字系統(tǒng)中 ， 為了構(gòu)造實(shí)現(xiàn)各種功能的邏輯