【文章內(nèi)容簡介】 長 ? 集成電路工藝簡介 2022年 5月 25日 74 外延生長工藝 ? ―外延 ” 指在單晶襯底上生長一層新單晶的技術(shù) 。 ? 外延層中的雜質(zhì)濃度可以通過控制反應(yīng)氣流中的雜質(zhì)含量加以調(diào)節(jié)，而不依賴于襯底中的雜質(zhì)種類與摻雜水平。 2022年 5月 25日 75 生長外延層有哪些方法 ? 外延生長 2022年 5月 25日 76 外延生長 氣相外延生長 這是一種在集成電路制造中 最普遍 采用的硅外延工藝 ，該工藝?yán)眉訜醽硖峁┗瘜W(xué)過程進(jìn)行所需的能量。 氣相外延生長 SiCl4+2H2→Si+4HCl↑ 氣態(tài)雜質(zhì) 15002022度，生長速度為 ~1μm/min。 2022年 5月 25日 77 外延生長 金屬有機(jī)物氣相外延生長（ MOVPE： Metalanic Vapor Phase Epitaxy） 金屬有機(jī)物氣相外延生長： 開始于 20世紀(jì) 60年代后期 ，使用 III族元素有機(jī)化合物和 V族元素氫化物 。 是一種冷壁工藝 ， 只要將襯底控制在一定溫度就可以了 . 化合物半導(dǎo)體： GaAs、 GaN等 分子束外延生長（ MBE： Molecular Beam Epitaxy） 生長厚度有原子級精度 。 在 超高真空中進(jìn)行，產(chǎn)生轟擊襯底生長區(qū)的 III、 V族元素的分子束生長外延層。幾乎可以在 GaAs基片上生長無限多的外延層，襯底在垂直方向上的結(jié)構(gòu)變化具有特殊的物理性質(zhì)。 2022年 5月 25日 78 掩模制版工藝 在外延的 晶圓 上，工程師可以開始集成電路制造的一系列工序 : (1)電路設(shè)計工程師為集成電路的制造設(shè)計出了一系列物理定義的抽象表達(dá) ? 版圖。 (2)在計算機(jī)及輔助設(shè)計軟件中設(shè)計的集成電路版圖要送到工藝線上生產(chǎn)時，必須要經(jīng)過一個 重要的 中間環(huán)節(jié) ： 制版 。 (3)制版就是要產(chǎn)生一套 分層 的版圖掩模 ，為將來進(jìn)行圖形轉(zhuǎn)移 做準(zhǔn)備。 2022年 5月 25日 79 有那些方法 ? 掩模的制版工藝 2022年 5月 25日 80 鉻 (Cr)板陣列版圖 IC掩膜掩模 ：用石英玻璃做成平坦的薄片，表面上涂一層600～ 800197。厚的鉻。 在 接觸式曝光方法 中，掩模和晶圓尺寸相同，不過晶圓是圓的，掩模是方的。 接觸曝光制作 的 掩模圖案失真 較大，原因有： a、圖畫在紙上，熱脹冷縮、受潮起皺、鋪不平等引起失真； b、初縮時，照相機(jī)有失真； c、步進(jìn)重復(fù)照相，同樣有失真； d、從掩模到晶圓上成像，還有失真。 先把版圖分層畫在紙上，版圖畫得很大，可以達(dá)到 50 50㎝ 2或 100 100㎝ 2，用照相機(jī)拍照。然后縮小 10～ 20倍，變成 5 5～ ㎝ 2或10 10～ 5 5㎝ 2的精細(xì)底片。稱為 初縮 。 接下去 , 將初縮版裝入步進(jìn)重復(fù)照相機(jī)，進(jìn)一步縮小到 2 2㎝ 2或 ～ ㎝ 2，一步一幅印到 鉻 (Cr)板 上，形成一個陣列。 2022年 5月 25日 81 掩模的制版工藝 （ 2）圖案發(fā)生器 PG(Pattern Generator)方法 規(guī)定版圖的基本圖形為矩形。任何版圖都將分解成一系列各種大小、不同位置和方向的矩形條的組合，如下圖所示。每個矩形條用 5個參數(shù) 進(jìn)行描述： （ X， Y， A， W， H） XYWHAxy燈室快門氙燈光導(dǎo)管槽，可控 W , H 矩形孔徑物鏡初縮版馬達(dá)XY 工作臺激光干涉儀精密量具將這些數(shù)據(jù)按一定格式錄在磁帶上，用來控制制版裝置而制得 初縮版 。而后再將制出的初縮版裝入 步進(jìn)重復(fù)照相機(jī)制 作 掩模 。 2022年 5月 25日 82 掩模的制版工藝 （ 3） X射線制版 由于 X射線 (Xray)具有比可見光短得多的波長 ， 可用來制作更 高分辯率的掩模版 。 X射線掩模版的襯底材料與光學(xué)版不同 ， 要求對 X射線透明 ， 而不一定對可見光或紫外線透明 ，雖然 X射線可提高分辯率 ， 但問題是要想控制好掩模版上每一小塊區(qū)域的扭曲度是很困難的 。 （ 4） 電子束掃描法 (EBeam Scanning) 現(xiàn)在 ， 裝備先進(jìn)的掩模公司 、 實驗室 、 半導(dǎo)體制造廠都采用 電子束來制作掩模 。 這種技術(shù)采用電子束對抗蝕劑進(jìn)行曝光，高速電子的波長很短、 分辨率很高 。高級的電子束制版設(shè)備的分辨率可達(dá) 50nm，這意味著電子束的步進(jìn)距離為 50 nm，轟擊點的大小也為 50 nm。 2022年 5月 25日 83 制膜 制作各種（氧化物或金屬）薄膜 摻雜 將各種雜質(zhì)摻雜在需要的位置上， 形成晶體管、接觸等 圖形轉(zhuǎn)換 —光刻和刻蝕 集成電路制造工藝 —器件制作 2022年 5月 25日 84 集成電路制造工藝 圖形轉(zhuǎn)換 圖形轉(zhuǎn)換 ： 將設(shè)計在掩膜版 (類似于照相底片 )上的圖形轉(zhuǎn)移到半導(dǎo)體單晶片上 光刻 是集成電路加工過程中的 重要工序 。 光刻對集成電路圖形結(jié)構(gòu)的形成，如各層薄膜的圖形及摻雜區(qū)域等，均 起著決定性的作用 。 兩個工藝過程：光復(fù)印工藝、刻蝕工藝。 2022年 5月 25日 85 光刻的要求 對光刻的基本要求： （ 1） 高分辨率 （ 2） 高靈敏度 （ 3） 精密的套刻對準(zhǔn) （ 4） 大尺寸硅片上的加工 （ 5） 低缺陷 2022年 5月 25日 86 光刻步驟 光刻步驟 : （ 1） 涂光刻膠 （ 2）曝光 （ 3）顯影與后烘 （ 4）刻蝕 2022年 5月 25日 87 圖形轉(zhuǎn)換：光刻 光刻三要素 ： 光刻膠 、 掩膜版和光刻機(jī) 光刻膠又叫光致抗蝕劑 ， 它是由光敏化合物 、基體樹脂和有機(jī)溶劑等混合而成的膠狀液體 光刻膠受到特定波長光線的作用后 ， 導(dǎo)致其化學(xué)結(jié)構(gòu)發(fā)生變化 ， 使光刻膠在某種特定溶液中的溶解特性改變 。 正膠 ： 分辨率高 ， 在超大規(guī)模集成電路工藝中 ， 一般只采用正膠 。 負(fù)膠 ： 分辨率差 ， 適于加工線寬 ≥3?m的線條 2022年 5月 25日 88 圖形轉(zhuǎn)換：光刻 正膠：曝光后可溶。 負(fù)膠：曝光后不可溶。 2022年 5月 25日 89 圖形轉(zhuǎn)換：光刻 超細(xì)線條光刻技術(shù) 甚遠(yuǎn)紫外線 (EUV) 電子束光刻 X射線 離子束光刻 2022年 5月 25日 90 圖形轉(zhuǎn)換：刻蝕技術(shù) 濕法刻蝕 ： 利用液態(tài)化學(xué)試劑或溶液通過化學(xué)反應(yīng)進(jìn)行刻蝕的方法 。 干法刻蝕 ： 主要指利用低壓放電產(chǎn)生的等離子體中的離子或游離基 (處于激發(fā)態(tài)的分子 、原子及各種原子基團(tuán)等 )與材料發(fā)生化學(xué)反應(yīng)或通過轟擊等物理作用而達(dá)到刻蝕的目的 。 2022年 5月 25日 91 ？ 簡而言之，干法刻蝕就是利用等離子體對硅片上形成的各種膜進(jìn)行加工以得到所需圖形的技術(shù)。 PR SiO2膜 硅片基底 刻蝕前 刻蝕中 刻蝕后 plasma CONFIDENTIAL 2022年 5月 25日 92 2. 干法刻蝕的原理及其優(yōu)缺點 干法刻蝕是將反應(yīng)氣體在腔體內(nèi)進(jìn)行等離子化后對硅片上的膜進(jìn)行加工的工藝。 問題：為何要將氣體等離子化 ？ CONFIDENTIAL 2022年 5月 25日 93 等離子體是繼固體、液體、氣體后的物質(zhì)的第四態(tài)。它是由電荷粒子（離子、電子）、中性粒子等組成的整體顯示電中性的電離氣體（例：太陽、霓虹燈等） 反應(yīng)氣體中的分子、原子在外部能量的激勵下被等離子化后能大大提高氣體與材料的反應(yīng)速度。 電子 中性分子 活性粒子 離子 + 電子 CONFIDENTIAL 2022年 5月 25日 94 干法刻蝕的優(yōu)點 能精確控制刻蝕尺寸 能控制刻蝕形狀（各向同性 ~各向異性） 各向同性 各向異性 PR SiO2 Si CONFIDENTIAL 2022年 5月 25日 95 干法刻蝕的缺點 選擇比低 可能發(fā)生離子沖擊、和充電等缺陷 + + + + + + + + PR BPSG Si 缺陷層 （結(jié)晶缺陷、污染物質(zhì)注入） 離子沖擊缺陷 離子 PR Si Gate SiO2 絕緣破壞 Poly 充電缺陷 CONFIDENTIAL 2022年 5月 25日 96 摻雜工藝：擴(kuò)散、離子注入 磷 (P)、 砷 (As) —— N型硅 硼 (B) —— P型硅 擴(kuò)散與離子注入 摻雜 ： 基本思想就是通過某種技術(shù)措施，將一定濃度的 三價元素 （如硼、銻）或 五價元素 （如磷、砷等）摻入半導(dǎo)體襯底。 以達(dá)到改變半導(dǎo)體電學(xué)性質(zhì)，形成PN結(jié)、電阻、電容、歐姆接觸 2022年 5月 25日 97 擴(kuò) 散 替位式擴(kuò)散： 雜質(zhì)離子占據(jù)硅原子的位置： Ⅲ 、 Ⅴ 族元素 一般要在很高的溫度 (950～ 1280℃ )下進(jìn)行 磷、硼、砷等在二氧化硅層中的擴(kuò)散系數(shù)均遠(yuǎn)小于在硅中的擴(kuò)散系數(shù)，可以利用氧化層作為雜質(zhì)擴(kuò)散的掩蔽層 間隙式擴(kuò)散： 雜質(zhì)離子位于晶格間隙： Na、 K、 Fe、 Cu、 Au 等元素 擴(kuò)散系數(shù)要比替位式擴(kuò)散大 6～ 7個數(shù)量級 2022年 5月 25日 98 擴(kuò) 散 雜質(zhì)橫向擴(kuò)散示意圖 2022年 5月 25日 99 擴(kuò) 散 固態(tài)源擴(kuò)散：如 B2O P2O BN等 2022年 5月 25日 100 擴(kuò) 散 利用液態(tài)源進(jìn)行擴(kuò)散的裝置示意圖 2022年 5月 25日 101 離子注入 離子注入：將具有很高能量的雜質(zhì)離子射入半導(dǎo)體材料中的摻雜技術(shù)，摻雜深度由注入雜質(zhì)離子的能量和質(zhì)量決定，摻雜濃度由注入雜質(zhì)離子的數(shù)目 (劑量 )決定 摻雜的均勻性好 溫度低：小于 600℃ 可以精確控制雜質(zhì)分布 可以注入各種各樣的元素 橫向擴(kuò)展比縱向擴(kuò)散要小得多。 可以對化合物半導(dǎo)體進(jìn)行摻雜 2022年 5月 25日 102 （ 2）離子注入法摻雜 離子注入摻雜 也分為 兩個步驟 ： 離子注入 退火再分布 。 離子注入 2022年 5月 25日 103 離子注入 離子注入系統(tǒng)的原理示意圖 2022年 5月 25日 104 退 火 退火： 也叫熱處理，集成電路工藝中所有的在氮氣等不活潑氣氛中進(jìn)行的熱處理過程都可以稱為退火。 激活雜質(zhì)：使不在晶格位置上的離子運動到晶格位置，以便具有電活性，產(chǎn)生自由載流子，起到雜質(zhì)的作用 消除損傷 退火方式： 爐退火 快速退火：脈沖激光法、掃描電子束、連續(xù)波激光、非相干寬帶頻光源 (如鹵光燈、電弧燈、石墨加熱器、紅外設(shè)備等 ) 2022年 5月 25日 105 絕緣層形成工藝 ?絕緣層形成工藝 包括： 干法氧化 濕法氧化 2022年 5月 25日 106 干法氧化 利用熱氧化制作 SiO2時，硅片置于通有氧氣的高溫環(huán)境內(nèi)，通過到達(dá)硅表面的氧原子與硅的作用，發(fā)生 Si（固體） +O2→ SiO2（固體）反應(yīng)，形成 SiO2。 2022年 5月 25日 107 干法氧化 干法氧化生成的 SiO2， 具有結(jié)構(gòu)致密 、 干燥 、 均勻性和重復(fù)性好 ， 掩蔽能力強 ， 與光刻膠粘附好等優(yōu)點 ， 是一種很理想的鈍化膜 。 目前制備高質(zhì)量的 SiO2薄膜基本上都采用這種方法 ， 例如 MOS晶體管的柵氧化層 。 干法氧化的生長速率慢 ， 所以 經(jīng)常同濕法氧化相結(jié)合來生長 SiO2。 2022年 5月 25日 108 濕法氧化 濕法氧化 指的是在高溫下，硅與高純水產(chǎn)生的蒸汽發(fā)生如下反應(yīng)： Si（固體）+2H2O→ SiO2（固體） +2H2，生成 SiO2。 在表面已有了 SiO2后 ，