【文章內(nèi)容簡(jiǎn)介】 ted Microelectronics Company 臺(tái)聯(lián)電公司 2. 電路功能描述： 設(shè)計(jì)的放大器采用 ， cascode結(jié)構(gòu)的兩級(jí)運(yùn)算放大器，并用 Miller方法進(jìn)行補(bǔ)償。 運(yùn)放的設(shè)計(jì)指標(biāo)要求運(yùn)放設(shè)計(jì)指標(biāo) : 如不作特殊說明，以下指標(biāo)的仿真條件為： Ta=55℃， Vdd=177。 5%， RL=10Kohm， CL=3pf，Gain=1，工作溫度范圍： 10 ~ 85℃，選用 、 、 CMOS工藝。 表二：運(yùn)放設(shè)計(jì)指標(biāo)要求表 L )、跨 導(dǎo) ( GM )、開環(huán)增益 ( Aol )、增益帶寬積 ( GBW )、幅頻特性、相位裕度 ( PM )、共模抑制比 ( CMRR )、電源電壓抑制比 ( PSRR )、轉(zhuǎn)換速率 ( SR )、建立時(shí)間 ( ST ) 參數(shù)名 符號(hào) 測(cè)試條件 規(guī)范值 單位 最小 典型 最大 直流開環(huán)增益 Aol 90 dB 增益帶寬積 GBW small signal 60 MHz 閉環(huán)帶寬 BWcl gain=1,Rf=10Kohm peakshoot small signal 55 MHz 共模輸入范圍 CMIR 0~ V 共模抑制比 CMRR Vcm=， f=1kHz 90 dB 輸出電壓擺幅 SWING RL=100Kohm ~ V 轉(zhuǎn)換速率 SR gain=1,step= 60 V/us 建立時(shí)間 TS gain=1,step= 120 Ns 電源電壓抑制比 PSRR Vdd= 60 dB 系統(tǒng)輸入失調(diào)電壓 Vos 1 mV 閉環(huán)輸出電阻 Ro gain=1,f=10KHz 1 Ohm 電容負(fù)載驅(qū)動(dòng)能力 RL=10Kohm gain=1 peak overshoot3dB 6 Pf 總諧波失真 THD RL=10Kohm,CL=3pf Vo=177。 gain=1,f=100KHz 75 dB 電源電流 Iss 700 uA 要求輸出的仿真結(jié)果 給出系統(tǒng)輸入失調(diào)電壓的溫度特性曲線，并求出平均溫度系數(shù)； 給出閉環(huán)帶寬的幅頻曲線，測(cè)試 flatness帶寬和 3dB帶寬（增益分別 取： 1， 2， 3， 4）； 給出開環(huán)的幅頻、相頻曲線； 給出輸出阻抗隨頻率變化的曲線； 給出共模 抑制比的幅頻曲線； 3. 電路整體結(jié)構(gòu) 。 CMOS運(yùn)放的差分跨導(dǎo)級(jí)構(gòu)成了運(yùn)放的輸入級(jí)，有時(shí)還起從雙端差分輸入到單端輸出的變換作用。通常，整個(gè)電路的增益，一大部分是由輸入差分級(jí)提供的，它還可改善噪聲性能和降低輸入失調(diào)。第二級(jí)一般采用反相器。當(dāng)差分輸入級(jí)沒有完成差分 單端變換時(shí)，就由第二級(jí)反相器來完成。如果該運(yùn)放需要驅(qū)動(dòng)低阻負(fù)載，則在第二級(jí)后面再接一個(gè)緩沖級(jí)，以降低輸出阻抗并增大輸出信號(hào)擺幅。偏置電路是用來給晶體管建立適當(dāng)?shù)撵o態(tài)工作點(diǎn)。另外，要用補(bǔ)償技術(shù)來穩(wěn)定閉環(huán)特 性。 Fig 1 Opamp整體結(jié)構(gòu) 電路整體結(jié)構(gòu)的選取 輸入差分跨導(dǎo)級(jí)結(jié)構(gòu)的選擇 首先，設(shè)計(jì)指標(biāo)中要求共模輸入電壓范圍是 ，而采用的電源電壓為 0— ，因此要采用 PMOS管輸入的 cascode結(jié)構(gòu)。一級(jí)運(yùn)放的直流開環(huán)增益很難超過 80dB，因此規(guī)范中開環(huán)增益大于 90dB決定了 OPA需要采用二級(jí)增益結(jié)構(gòu)；同時(shí)， cascode結(jié)構(gòu)的級(jí)數(shù)，這里采用二級(jí) cascode結(jié)構(gòu)。 Fig 2 電路采用的 cascode結(jié)構(gòu) 輸出級(jí)結(jié)構(gòu)的選擇 第二級(jí)一般采用反相器結(jié)構(gòu)，考慮到輸出擺幅要求在 ，輸出可以采用電流源負(fù)載的共源級(jí)。這種電路結(jié)構(gòu)的負(fù)載上的電壓不是緊隨其負(fù)載阻抗變化而變化，既可以在提高 M2管輸出電阻的情況下保持 M2管的漏源電壓不變，這樣就可以提高輸出擺幅并調(diào)節(jié)增益。 Fig 3 電流源負(fù)載的共源級(jí) 補(bǔ)償電路 Miller補(bǔ)償采用添加補(bǔ)償電容的方法把主極點(diǎn)向低頻移動(dòng)，非主極點(diǎn)向高頻移動(dòng)來實(shí)現(xiàn)極點(diǎn)分離，從而改善運(yùn)算放大器的頻率特性，添加補(bǔ)償電阻來減小右半平面的零點(diǎn)對(duì) 系統(tǒng)穩(wěn)定性的影響。 偏置電路 偏置電路提供電路中所用的所有偏置電壓，Vb3為 P2管提供偏置電流， Vb1為 N0、 N1管提供偏置電壓， Vb2為 N N3管提供偏置電壓。在實(shí)際電路中，為了滿足匹配，偏置電路中管子的長(zhǎng)度應(yīng)該與運(yùn)放中相應(yīng)得管子的長(zhǎng)度相等。 Fig 4 偏置電路整體圖 電路符號(hào)圖 (Symbol) 如圖 Fig4所示， Opamp以及測(cè)試電路中所用的各種單元的符號(hào)圖都包含在內(nèi)。 Fig 5 電路單元符號(hào)圖 Fig 6 Opamp的整體原理圖 4. 電路工作原理和子電路詳細(xì)設(shè)計(jì) 在實(shí)際中采用的運(yùn)放結(jié)構(gòu)中，輸入信號(hào)通過第一級(jí)的差分跨導(dǎo)運(yùn)算放大級(jí)，輸入第二級(jí)高增益級(jí)，同時(shí)用 Miller補(bǔ)償電路來穩(wěn)定閉環(huán)特性，偏置電路提供所有的偏置。 單端輸出的 Folded cascode結(jié)構(gòu)的輸入級(jí) 首先，由于輸入共模電壓范圍是 ，采用的電源電壓為 0— ，因此要采用 PMOS管輸入，同時(shí)在第一級(jí)電路中運(yùn)用 cascode結(jié)構(gòu)能獲得優(yōu)良的噪聲性能，通過增加 cascode結(jié)構(gòu)的輸出電阻可以有效地增大整個(gè)運(yùn)放的增益，同時(shí) cascode結(jié)構(gòu)在共模輸入、電源驅(qū)動(dòng)、電源電壓抑制比等性能上也有優(yōu)于其它結(jié)構(gòu)的方面。 共源放大結(jié)構(gòu)的輸出級(jí) Fig 7 所示實(shí)際采用的 PMOS管輸入的電流源負(fù)載共源輸出級(jí)。這種電路結(jié)構(gòu)的負(fù)載上的電壓不是緊隨其負(fù)載阻抗變化而變化，能很好的滿足輸出擺幅的要求。 Fig 7 電流源負(fù)載共源輸出級(jí) 電路的頻率特性和補(bǔ)償方案 負(fù)反饋電路穩(wěn)定的條件 穩(wěn)定系統(tǒng)中，增益相交必定發(fā)生在相位相交之前，即 必須在 ∠β H達(dá)到 ? 180176。 之前下降至 1。 Fig 8 負(fù)反饋系 統(tǒng)框圖 β H 相位裕度和開環(huán)頻率特性 相位裕度定義為 PM= 180176。 + ∠ βH (ω =ω1) ，當(dāng) PH=60176。時(shí)，反饋系統(tǒng)得階躍響應(yīng)出現(xiàn)小的減幅振蕩現(xiàn)象，可提供快速穩(wěn)定。對(duì)于更大相位裕度，雖然系統(tǒng)更加穩(wěn)定，但時(shí)間響應(yīng)減慢了，因此， PH=60176。通常是最合適的相位裕度。常用的運(yùn)放電路包含許多極點(diǎn)，運(yùn)放必須通過補(bǔ)償來修正開環(huán)傳輸函數(shù)，以使閉環(huán)電路穩(wěn)定，并且時(shí)間響應(yīng)性能良好。 Miller阻容補(bǔ)償