【導(dǎo)讀】OPAMP設(shè)計詳細(xì)文檔..............................................................................................................4 :................................................................................................................................4 ：..............................................................................................................5 運放的設(shè)計指標(biāo)要求.....................

　　

【正文】 n)、增益裕度 (gain margin)的仿真 定義： 開環(huán)增益：低頻工作時 (200Hz)，運放開環(huán)放大倍數(shù)； 增益帶寬積：隨著頻率的上升， A0會開始下降， A0下降至 0dB 時的頻率即為 GBW； 相位裕度：為保證運放工作的穩(wěn)定性，當(dāng)增益下降到 0dB時，相位的移動應(yīng)小于 180度，一般 取余量應(yīng)大于 60度，即相位的移動應(yīng)小于 120度； 增益裕度：為保證運放穩(wěn)定性，除相位裕度外，還應(yīng)保證：當(dāng)相位移動達(dá)到 180度時，增益要小于 0dB，一般要有 10dB裕量，即當(dāng)相位移動達(dá)到 180度時，增益要小于 10dB。 Fig 13 開環(huán)參數(shù)仿真原理圖 閉環(huán)頻率特性是與開環(huán)頻率特性相關(guān)的，它是開環(huán)頻率特性的一種驗證，如果開環(huán)時的相位裕度不夠，在閉環(huán)曲線的轉(zhuǎn)折頻率處就會出現(xiàn)過沖，相位裕度越底，過沖越大，一般在相位裕度為 70deg以上時 ，才沒有過沖。由于過沖的存在，在仿真閉環(huán)頻率特性時， 以 ，即增益隨頻率的變化小于 ，很顯然，在不同的應(yīng)用場合，變化范圍是可以不一樣的。 （ CMRR）的仿真 定義： CMRR即為差模電壓增益與共模電壓增益之比，并用對數(shù)表示。 CMRR = 20log(Aid / Acm) CMRR越大，則運放的對稱性越好。 （ PSRR）的仿真 定義： PSRR可用下式表示： PSRR=20log[(1/Av)*(dVo/dVdd)] 當(dāng)雙電源供電時，電路的參考點電位一般是零電位點（ GND），此時應(yīng)分別給出正、 Fig 14 閉環(huán)特性仿真原理圖 負(fù)電源 Vdd和 Vss的 PSRR；而對單電源供電情況，電路的參考點電位一般是 GND，此時只要給出電源電壓的 PSRR即可。正電源電壓用 PSRR+，負(fù)電源電壓用 PSRR－表示。 Fig 15 共模抑制比仿真原理圖 Fig16 電源電壓抑制比仿真原理圖 定義：輸出阻抗是指運放閉環(huán)應(yīng)用時的輸出阻抗，如果把閉環(huán)系統(tǒng)作為一個電壓源 來看，則輸出阻抗即為 該電壓源的源電阻。仿真時，對輸出電流源進(jìn)行交流分析，（注意電流源的 DC電流要與實際應(yīng)用時的相等，因為在不同的負(fù)載電流條件下，輸出阻抗不 相等），測試輸出電壓的波形，即為輸出阻抗的頻率曲線，將 dB值直接轉(zhuǎn)換成絕對值即可。 Fig 17 輸出阻抗仿真原理圖 （ slew rate）、建立時間（ setup time）的仿真 定義：轉(zhuǎn)換速率：運放輸出電壓對時間的變化率，在測試轉(zhuǎn)換速率時，應(yīng)取最大變化率。建立時間：表示大信號工作時運放性能的一個重要參數(shù)，是指運放接成 跟隨器（或增益為 1的反向放大 器時，輸入階躍大信號（ Vi），輸出電壓從開始響應(yīng)到穩(wěn)定值為止 的時間。穩(wěn)定值的誤差范圍一般為 %Vi. 建立時間既表示了運放的轉(zhuǎn)換速率，又表示了其阻尼特性（與 Phase margin有關(guān)）。 Fig 18 轉(zhuǎn)換速率與建立時間仿真原理圖 (THD)分析 定義：由于電路的彌散性，使得單頻信號經(jīng)過系統(tǒng)之后，不再是純單頻，而且包含了單頻的各次諧波成分。 Fig 19 總諧波失真仿真原理圖 表三：運放設(shè)計仿真結(jié)果表 表四：不同閉環(huán)增益下的測試結(jié)果 參數(shù)名 符號 測試條件 典型值 實測值 單位 直流開環(huán)增益 Aol 90 dB 增益帶寬積 GBW small signal 60 MHz 共模輸入范圍 CMIR 0~ 0~ V 共模抑制比 CMRR Vcm=， f=1kHz 90 dB 輸出電壓擺幅 SWING RL=100Kohm ~ ~ V 轉(zhuǎn)換速率 SR gain=1,step= 60 V/us 建立時間 TS gain=1,step= 120 118 ns 電源電壓抑制比 PSRR Vdd= 60 dB 系統(tǒng)輸入失調(diào)電壓 Vos 1 mV 閉環(huán)輸出電阻 Ro gain=1,f=10KHz 1 Ohm 電容負(fù)載驅(qū)動能力 RL=10Kohm gain=1 peak overshoot3dB 6 6 Pf 總諧波失真 THD RL=10Kohm,CL=3p fVo=177。 gain=1,f=100KHz 75 dB 電源電流 Iss 700 uA 增益 1 2 3 4 flatness帶寬（ MHz） 3dB帶寬（ MHz） 表五：原理圖中所有管子的寬長比 Fig 20 系統(tǒng)輸入失調(diào)電壓 VS溫度特性曲線 平均溫度系數(shù)的計算：對 Fig 20 輸入失調(diào)電壓 VS溫度特性曲線求導(dǎo)，再取平均數(shù)即可求得平均溫度系數(shù)，具體的計算過程如 Fig 21 所示： Fig 21 平均溫度系數(shù)的計算 管名 寬長比 管名 寬長比 管名 寬長比 P0 658 P6 200 N0 80 P1 658 P7 2388 N1 80 P2 1109 P10 N2 P3 72 P11 184 N3 P4 72 N7 N4 P5 200 N6 80 Fig 22 閉環(huán)帶寬幅頻曲線圖 Fig 23 運放開環(huán)的幅頻、相頻曲線 Fig 24 輸出阻抗隨頻率變化的曲線圖 Fig 25 共模 抑制比的幅頻曲線圖 6. 開發(fā)環(huán)境（工具及其版本、廠家、庫等） 在 Cadence的 Design FrameworkⅡ (Version )環(huán)境下啟動 Analog Artist進(jìn)行電路原理圖的輸入和電路仿真等，選用 、 、 CMOS工藝的工藝庫。 ? 椀最 . 鎏救 ...譓ｎ .齓 .﹖ .椀最 ..煑Ⅺ .譓鎏救 ..ｎ .齓 .﹖ .椀最 ..鎏 .....ｎ .齓 .﹖ .椀最 .._..灥ｎ .齓 .﹖ .椀最 ....祲 .ｎ .齓 .﹖ .椀最 ..煑Ⅺ酢 ..ｎ .齓 .﹖ .椀最 ..鎏 ..面ｎ .齓 .﹖ .椀最 ..沏扣 .蝳 .....ｎ .齓 .﹖ .椀最 .... ..ｎ .齓 .﹖ .椀最 . ..鎏救 ...譓 嘀勻 ..祲 ... .椀最 ..獞 ....灥葶 .靻 .椀最 .......醘 ..﹖ .椀最 .... .醘 ..醘 .. .椀最 ..鎏 ..面轄醘蝳 ..葶 ..﹖ .椀最 ..煑Ⅺ酢 ..葶 .醘 ..﹖