opa設(shè)計詳細文檔-wenkub
2022-11-13 14:33:12 本頁面
【正文】 RL=10Kohm,CL=3pf Vo=177。第二級一般采用反相器。另外，要用補償技術(shù)來穩(wěn)定閉環(huán)特 性。這種電路結(jié)構(gòu)的負載上的電壓不是緊隨其負載阻抗變化而變化，既可以在提高 M2管輸出電阻的情況下保持 M2管的漏源電壓不變，這樣就可以提高輸出擺幅并調(diào)節(jié)增益。 Fig 4 偏置電路整體圖 電路符號圖 (Symbol) 如圖 Fig4所示， Opamp以及測試電路中所用的各種單元的符號圖都包含在內(nèi)。這種電路結(jié)構(gòu)的負載上的電壓不是緊隨其負載阻抗變化而變化，能很好的滿足輸出擺幅的要求。 + ∠ βH (ω =ω1) ，當(dāng) PH=60176。常用的運放電路包含許多極點，運放必須通過補償來修正開環(huán)傳輸函數(shù)，以使閉環(huán)電路穩(wěn)定，并且時間響應(yīng)性能良好。通過上面的式子能得出單位增益帶寬： 如 Fig 4 所示，一個外部 10181。 第一級中 Cascode結(jié)構(gòu) (P P P P6)的偏置是由電壓自偏置來實現(xiàn)的。即： gg mΙΙ mΙ Z1 = 10GB = 10Cc Cc gg mΙΙ mΙ P = = CΙΙ Cc g gmΙΙ mΙ gmΙ gmΙ ? 10 = 10 CCC C ΙΙ ΙΙ Lc ? Cc = ?3pF = pF 取補償電容為 Cc =1pF 管的電流源電流，即電流源 P2管的電流： P2管的電流取決于轉(zhuǎn)換速率 (SR) IP2 = SR ?Cc = 60V 181。A 。s)2 ? ? S = S == = 658 P1 P0 K ? I 10 ? 60181。A ? gm 2 ΙΙ 4146181。通過下面的公式來確定補償電阻。A SP = 200 22365===SDSP DSP KP ?VDS 10 ?() 2 ? IN 2 ?90181。A I 10181。在正向共模電壓不斷增大時，使得共模抑制比（ CMRR）下降 6dB 時的共模電壓為正向共模輸入電（ Vicm(+)），同理， CMRR下降 6dB時的負向共模輸入電壓為Vicm()。 在 0~Vdd范圍內(nèi)，對電路進行 DC分析：觀察 Vo點波形，測試輸出電壓的線性跟蹤范圍，即為輸出動態(tài)范圍。由于過沖的存在，在仿真閉環(huán)頻率特性時， 以 ，即增益隨頻率的變化小于 ，很顯然，在不同的應(yīng)用場合，變化范圍是可以不一樣的。正電源電壓用 PSRR+，負電源電壓用 PSRR－表示。建立時間：表示大信號工作時運放性能的一個重要參數(shù)，是指運放接成 跟隨器（或增益為 1的反向放大 器時，輸入階躍大信號（ Vi），輸出電壓從開始響應(yīng)到穩(wěn)定值為止 的時間。 gain=1,f=100KHz 75 dB 電源電流 Iss 700 uA 增益 1 2 3 4 flatness帶寬（ MHz） 3dB帶寬（ MHz） 表五：原理圖中所有管子的寬長比 Fig 20 系統(tǒng)輸入失調(diào)電壓 VS溫度特性曲線 平均溫度系數(shù)的計算：對 Fig 20 輸入失調(diào)電壓 VS溫度特性曲線求導(dǎo)，再取平均數(shù)即可求得平均溫度系數(shù)，具體的計算過程如 Fig 21 所示： Fig 21 平均溫度系數(shù)的計算 管名 寬長比 管名 寬長比 管名 寬長比 P0 658 P6 200 N0 80 P1 658 P7 2388 N1 80 P2 1109 P10 N2 P3 72 P11 184 N3 P4 72 N7 N4 P5 200 N6 80 Fig 22 閉環(huán)帶寬幅頻曲線圖 Fig 23 運放開環(huán)的幅頻、相頻曲線 Fig 24 輸出阻抗隨頻率變化的曲線圖 Fig 25 共模 抑制比的幅頻曲線圖 6. 開發(fā)環(huán)境（工具及其版本、廠家、庫等） 在 Cadence的 Design FrameworkⅡ (Version )環(huán)境下啟動 Analog Artist進行電路原理圖的輸入和電路仿真等，選用 、 、 CMOS工藝的工藝庫。 Fig 18 轉(zhuǎn)換速率與建立時間仿真原理圖 (THD)分析 定義：由于電路的彌散性，使得單頻信號經(jīng)過系統(tǒng)之后，不再是純單頻，而且包含了單頻的各次諧波成分。仿真時，對輸出電流源進行交流分析，（注意電流源的 DC電流要與實際應(yīng)用時的相等，因為在不同的負載電流條件下，輸出阻抗不 相等），測試輸出電壓的波形，即為輸出阻抗的頻率曲線，將 dB值直接轉(zhuǎn)換成絕對值即可。 CMRR = 20log(Aid / Acm) CMRR越大，則運放的對稱性越好。 Fig 12 輸出動態(tài)范圍仿真原理圖 1. 2. (open loop gain)、增益帶寬積 (GBW)、相位裕度 ( phase margin)、增益裕度 (gain margin)的仿真 定義： 開環(huán)增益：低頻工作時 (200Hz)，運放開環(huán)放大倍數(shù)； 增益帶寬積：隨著頻率的上升， A0會開始下降， A0下降至 0dB 時的頻率即為 GBW； 相位裕度：為保證運放工作的穩(wěn)定性，當(dāng)增益下降到 0dB時，相位的移動應(yīng)小于 180度，一般 取余量應(yīng)大于 60度，即相位的移動應(yīng)小于 120度； 增益裕度：為保證運放穩(wěn)定性，除相位裕度外，還應(yīng)保證：當(dāng)相位移動達到 180度時，增益要小于 0dB，一般要有 10dB裕量，即當(dāng)相位移動達到 180度時，增益要小于 10dB。 1. 測試 Vo波形呈線性變化時對應(yīng) Vi的范圍； 2. 測試線性 變化時的斜率，斜率的倒數(shù)即為 CMRR； 3. CMRR向上下降 6dB和向下下降 6dB時對應(yīng)的 Vi變化范圍即為共模電壓輸入范圍。A N N7的寬長比 SN 6 =SN 0 = SN1 ， SN 7 = SN 2 = SN 3 5. 電路仿真 （ Vos）及其溫度特性的仿真 定義：實際運放中，當(dāng)輸入信號為零時，由于輸入級的差分對不匹配及電路本身的偏差，使得輸出不為零，而為一較小值，該值為輸出失調(diào)電壓，折算到輸入級即為輸入失調(diào)電壓（ VOS）。A V = V ?V (MAX ) ?V ?= ? ? ?= ? = DSP2 DDIN TP0 K ? S 10 ? 658 PP0 2 ? IP22 ? 60 S == = 1109 P22 2 K ?V 10 ?() P DSP2 IP10
公司管理相關(guān)推薦
鄂ICP備17016276號-1