動態(tài)局部可重構ppt課件(編輯修改稿)
2025-06-02 12:08 本頁面
【文章內容簡介】 )和固定模塊 (功能不變不能實現重構的區(qū)域 )。 軟硬件平臺 ? Xilinx ISE的 ProjectNavigator，直接將硬件描述語言綜合、繪制、布局、布線從而產生下載文件，整個過程已經進行了優(yōu)化，不能實現動態(tài)可重構。必須使用 ISE的單獨工具 Constraints Editor， Floorplanner， FPGA Editor，iMPACT等來實現可重構，在此軟硬件基礎上就可以進行 FPGA的動態(tài)可重構研究了。 ? Xilinx ISE已經更新到第四代部分重配置功能，可以在 FPGA運行的情況下，加載部分 bit文件，而改變其功能，這能大幅擴展 FPGA 的功能，因為包括 BRAM、 DSP模塊和 IO等在內的幾乎 FPGA 所有資源都是可重配置的。除了減小可編程系統(tǒng)的尺寸、重量、功耗和成本之外，部分重配置技術還能支持多種不同的高級 FPGA 應用，如設計安全性和加速可配置計算等新技術。 ? ISE 部分重配置流程現在可利用 Xilinx業(yè)經驗證的 PlanAhead? 工具及分區(qū)技術來實現時序收斂、設計管理與平面規(guī)劃和設計保存功能。構建可重配置設計的全部細節(jié)都在 PlanAhead 環(huán)境中管理，而 ISE Partitions則確保多種設計配置常見的邏輯和布線（靜態(tài)的和可重配置的）絕對相同。 ? 這種靈活的工作環(huán)境加強了用戶控制，改進了對其他自動化特性的訪問，如網表分區(qū)和 CORE Generator? IP 流程等。面向 VirtexVirtex5 和 Virtex6 LXT/CXT FPGA 設計的部分重配置得到 ISE 版本軟件的支持，而對 Virtex6 HXT/SXT FPGA 系列的支持將分別隨 版本和 。 FPGA基礎 ? 島狀模型上個世紀 80年代末由 Jonason Jose等首先提出的一種 FPGA設計架構。 ? 這種 FPGA架構的特點就是結構簡單，映射模型標準化以及對實際設計的邏輯資源需求的預見性強。 ? 目前， Xinlinx公司提供的 FPGA芯片以及其提供的動態(tài)插入技術(DynamicHardware Plugin)可以實現可重構系統(tǒng)的設計。 ? 大多數 FPGA都是基于 SRAM查找表結構，但是 SRAM的各單元能夠單獨訪問配置，它們的功能互不影響，因而具有部分重構的特征。 VirtexII系列 FPGA基本結構（島型） IOB：輸入輸出模塊 CLB：可配置邏輯功能塊， 每個邏輯塊被布線軌道包圍 CB：可編程連接開關 （連接塊） SB：可編程布線開關 （開關塊） CLB與 CB 短線 SB與 SB 長線 可配置邏輯功能塊（ CLB）的結構 CLB 據 LUT的輸出是否通過寄存器，基本邏輯元素輸出可以是寄存器類型或不寄存類型。這樣可以實現各種各樣的組合電路或者時序邏輯。 基本邏輯元素 BLE 基于 SRAM的 FPGA三種可編程開關 FPGA的可編程通過三種方式來實現，使用最多的是利用 SRAM單元 來控制傳輸門、多路選擇器和三態(tài)緩沖器把可編程布線和邏輯塊配置成所需要的形式。大多數的 Xilinx FPGA、 Altera器件、 Actel FPGA、 Lucent技術 FPG
教學課件相關推薦
鄂ICP備17016276號-1