freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

eda概述ppt課件(編輯修改稿)

2025-06-01 12:11 本頁面
 

【文章內(nèi)容簡介】 輯功能的新型邏輯器件。 FPGA和 CPLD分別是現(xiàn)場可編程門陣列和復(fù)雜可編程邏輯器件的簡稱,現(xiàn)在, FPGA和 CPLD器件的應(yīng)用已十分廣泛,它們將隨著 EDA技術(shù)的發(fā)展而成為電子設(shè)計(jì)領(lǐng)域的重要角色。國際上生產(chǎn) FPGA/CPLD的主流公司,并且在國內(nèi)占有市場份額較大的主要是 Xilinx, Altera,Lattice三家公司。 ? Xilinx公司的 FPGA器件有 XC2022, XC3000, XC4000,XC4000E, XC4000XLA, XC5200系列等,可用門數(shù)為1200~ 18 000; Altera公司的 CPLD器件有 FLEX6000,F(xiàn)LEX8000, FLEX10K, FLEX10KE系列等,提供門數(shù)為5000~ 25 000; Lattice公司的 ISPPLD器件有ispLSI1000, ispLSI2022, ispLSI3000, ispLSI6000系列等,集成度可多達(dá) 25 000個(gè) PLD等效門。 ? FPGA 在結(jié)構(gòu)上主要分為三個(gè)部分,即可編程邏輯單元,可編程輸入 /輸出單元和可編程連線三個(gè)部分。 CPLD在結(jié)構(gòu)上主要包括三個(gè)部分,即可編程邏輯宏單元,可編程輸入 /輸出單元和可編程內(nèi)部連線。 高集成度 、 高速度和高可靠性是 FPGA/CPLD最明顯的特點(diǎn) , 其時(shí)鐘延時(shí)可小至 ns級 , 結(jié)合其并行工作方式 , 在超高速應(yīng)用領(lǐng)域和實(shí)時(shí)測控方面有著非常廣闊的應(yīng)用前景 。在高可靠應(yīng)用領(lǐng)域 , 如果設(shè)計(jì)得當(dāng) , 將不會存在類似于MCU的復(fù)位不可靠和 PC可能跑飛等問題 。 FPGA/CPLD的高可靠性還表現(xiàn)在幾乎可將整個(gè)系統(tǒng)下載于同一芯片中 ,實(shí)現(xiàn)所謂片上系統(tǒng) , 從而大大縮小了體積 , 易于管理和屏蔽 。 由于 FPGA/CPLD的集成規(guī)模非常大,可利用先進(jìn)的EDA工具進(jìn)行電子系統(tǒng)設(shè)計(jì)和產(chǎn)品開發(fā)。 ?由于開發(fā)工具的通用性、設(shè)計(jì)語言的標(biāo)準(zhǔn)化以及設(shè)計(jì)過程幾乎與所用器件的硬件結(jié)構(gòu)沒有關(guān)系,因而設(shè)計(jì)開發(fā)成功的各類邏輯功能塊軟件有很好的兼容性和可移植性。 ?它幾乎可用于任何型號和規(guī)模的 FPGA/CPLD中,從而使得產(chǎn)品設(shè)計(jì)效率大幅度提高。 ? 可以在很短時(shí)間內(nèi)完成十分復(fù)雜的系統(tǒng)設(shè)計(jì),這正是產(chǎn)品快速進(jìn)入市場最寶貴的特征。美國 IT公司認(rèn)為,一個(gè) ASIC 80%的功能可用于 IP核等現(xiàn)成邏輯合成。而未來大系統(tǒng)的 FPGA/CPLD設(shè)計(jì)僅僅是各類再應(yīng)用邏輯與 IP核 (Core)的拼裝,其設(shè)計(jì)周期將更短。 ? 與 ASIC設(shè)計(jì)相比, FPGA/CPLD顯著的優(yōu)勢是開發(fā)周期短、投資風(fēng)險(xiǎn)小、產(chǎn)品上市速度快、市場適應(yīng)能力強(qiáng)和硬件升級回旋余地大,而且當(dāng)產(chǎn)品定型和產(chǎn)量擴(kuò)大后,可將在生產(chǎn)中達(dá)到充分檢驗(yàn)的 VHDL設(shè)計(jì)迅速實(shí)現(xiàn) ASIC投產(chǎn)。 ?對于一個(gè)開發(fā)項(xiàng)目,究竟是選擇 FPGA還是選擇 CPLD 呢 ? 主要看開發(fā)項(xiàng)目本身的需要。對于普通規(guī)模,且產(chǎn)量不是很大的產(chǎn)品項(xiàng)目,通常使用 CPLD比較好。對于大規(guī)模的邏輯設(shè)計(jì) ASIC設(shè)計(jì),或單片系統(tǒng)設(shè)計(jì),則多采用 FPGA。另外, FPGA掉電后將丟失原有的邏輯信息,所以在實(shí)用中需要為FPGA芯片配置一個(gè)專用 ROM。 . 硬件描述語言 (HDL) ?常用的硬件描述語言有 VHDL、 Verilog、ABEL。 ?VHDL:作為 IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言,在電子工程領(lǐng)域,已成為事實(shí)上的通用硬件描述語言。 ? Verilog:支持的 EDA工具較多,適用于 RTL級和門電路級的描述,其綜合過程較 VHDL稍簡單,但其在高級描述方面不如 VHDL。 ? ABEL:一種支持各種不同輸入方式的 HDL,被廣泛用于各種可編程邏輯器件的邏輯功能設(shè)計(jì),由于其語言描述的獨(dú)立性,因而適用于各種不同規(guī)模的可編程器件的設(shè)計(jì)。 ? 有專家認(rèn)為,在新世紀(jì)中, VHDL與 Verilog語言將承擔(dān)幾乎全部的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。 .關(guān)于 EDA技術(shù)的學(xué)習(xí)重點(diǎn)及學(xué)習(xí)方法 ?EDA技術(shù)作
點(diǎn)擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖片鄂ICP備17016276號-1