freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

eda概述ppt課件-閱讀頁

2025-05-20 12:11本頁面
  

【正文】 要看開發(fā)項(xiàng)目本身的需要。對(duì)于大規(guī)模的邏輯設(shè)計(jì) ASIC設(shè)計(jì),或單片系統(tǒng)設(shè)計(jì),則多采用 FPGA。 . 硬件描述語言 (HDL) ?常用的硬件描述語言有 VHDL、 Verilog、ABEL。 ? Verilog:支持的 EDA工具較多,適用于 RTL級(jí)和門電路級(jí)的描述,其綜合過程較 VHDL稍簡(jiǎn)單,但其在高級(jí)描述方面不如 VHDL。 ? 有專家認(rèn)為,在新世紀(jì)中, VHDL與 Verilog語言將承擔(dān)幾乎全部的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。作者結(jié)合自己的學(xué)習(xí)及教學(xué)體會(huì),就 EDA技術(shù)學(xué)習(xí)的有關(guān)問題提出一些指導(dǎo)意見,供讀者參考。其中,硬件描述語言是重點(diǎn)。 ?對(duì)于硬件描述語言,除了掌握基本語法規(guī)定外,更重要的是要理解 VHDL的三個(gè)“精髓”:軟件的強(qiáng)數(shù)據(jù)類型與硬件電路的惟一性、硬件行為的并行性決定了 VHDL語言的并行性、軟件仿真的順序性與實(shí)際硬件行為的并行性;要掌握系統(tǒng)的分析與建模方法,能夠?qū)⒏鞣N基本語法規(guī)定熟練地運(yùn)用于自己的設(shè)計(jì)中。 ?對(duì)于實(shí)驗(yàn)開發(fā)系統(tǒng),主要能夠根據(jù)自己所擁有的設(shè)備,熟練地進(jìn)行硬件驗(yàn)證或變通地進(jìn)行硬件驗(yàn)證。 EDA軟件系統(tǒng)的構(gòu)成 ?EDA技術(shù)研究的對(duì)象是電子設(shè)計(jì)的全過程,有系統(tǒng)級(jí)、電路級(jí)和物理級(jí) 3個(gè)層次的設(shè)計(jì)。如果從專用集成電路ASIC開發(fā)與應(yīng)用角度看, EDA軟件系統(tǒng)應(yīng)當(dāng)包含以下子模塊:設(shè)計(jì)輸入子模塊、設(shè)計(jì)數(shù)據(jù)庫子模塊、分析驗(yàn)證子模塊、綜合仿真子模塊、布局布線子模塊等 ? 設(shè)計(jì)輸入子模塊: ? 該模塊接受用戶的設(shè)計(jì)描述,并進(jìn)行語義正確性、語法規(guī)則的檢查,檢查通過后,將用戶的設(shè)計(jì)描述數(shù)據(jù)轉(zhuǎn)換為 EDA軟件系統(tǒng)的內(nèi)部數(shù)據(jù)格式,存入設(shè)計(jì)數(shù)據(jù)庫被其他子模塊調(diào)用。該子模塊一般包含針對(duì)不同描述方式的編輯器,如圖形編輯器、文本編輯器等,同時(shí)包含對(duì)應(yīng)的分析器。 ? 分析驗(yàn)證子模塊: 該模塊包括各個(gè)層次的模擬驗(yàn)證、設(shè)計(jì)規(guī)則的檢查、故障診斷等。 ? 布局布線子模塊: 該模塊實(shí)現(xiàn)由邏輯設(shè)計(jì)到物理實(shí)現(xiàn)的映射,因此與物理實(shí)現(xiàn)的方式密切相關(guān)。 ? 近些年,許多生產(chǎn)可編程邏輯器件的公司都相繼推出適于開發(fā)自己公司器件的 EDA工具,這些工具一般都具有上面提到的各個(gè)模塊,操作簡(jiǎn)單,對(duì)硬件環(huán)境要求低,運(yùn)行平臺(tái)是 PC機(jī)和 Windows或 Windows NT操作系統(tǒng)。 ? EDA工具不只面向 ASIC的應(yīng)用與開發(fā),還有涉及電子設(shè)計(jì)各個(gè)方面的 EDA工具,包括數(shù)字電路設(shè)計(jì)、模擬電路設(shè)計(jì)、數(shù)?;旌显O(shè)計(jì)、系統(tǒng)設(shè)計(jì)、仿真驗(yàn)證等電子設(shè)計(jì)的許多領(lǐng)域。 ?Viewlogic公司的 EDA工具就有基本工具、系統(tǒng)設(shè)計(jì)工具和 ASIC/FPGA設(shè)計(jì)工具三大類 20多個(gè)工具。 ?系統(tǒng)設(shè)計(jì)工具包括:模擬電路仿真器ViewSpice, PLD開發(fā)工具包 ViewPLD,庫開發(fā)工具 ViewLibrarian, ?PCB信號(hào)串?dāng)_分析工具 XTK, PCB布線前信號(hào)分析工具 PDQ,電磁兼容設(shè)計(jì)工具QUIET, PCB版面規(guī)劃工具ViewFloorplanner。 EDA的工程設(shè)計(jì)流程 ? 假設(shè)我們需要建造一棟樓房 ,第一 , 我們需要進(jìn)行”建筑設(shè)計(jì)” 用各種設(shè)計(jì)圖紙把我們的建筑設(shè)想表示出來 。第三 ,根據(jù)建筑設(shè)計(jì)和建筑預(yù)算進(jìn)行”施工設(shè)計(jì)” 。最后還要進(jìn)行”建筑驗(yàn)收” 檢驗(yàn)所建筑房屋是否符合設(shè)計(jì)要求。 ? 第二 ,要進(jìn)行“邏輯綜合” 將用一定的邏輯表達(dá)手段將表達(dá)出來的設(shè)計(jì)經(jīng)過一系列的操作,分解成一系列的邏輯電路及對(duì)應(yīng)的關(guān)系(電路分解);第三,要進(jìn)行目標(biāo)器件的“布線 /適配” 在選用的目標(biāo)器件中建立這些基本邏輯電路的對(duì)應(yīng)關(guān)系(邏輯實(shí)現(xiàn))第四,目標(biāo)器件的編程下載 將前面的軟件設(shè)計(jì)經(jīng)過編程變成具體的設(shè)計(jì)系統(tǒng)(物理實(shí)現(xiàn));最后要進(jìn)行硬件仿真 /硬件測(cè)試驗(yàn)證所設(shè)計(jì)的系統(tǒng)是否符合要求。綜上所述, EDA的工程設(shè)計(jì)基本流程如圖 1.1所示,現(xiàn)具體闡述如下。 ? EDA設(shè)計(jì)分幾個(gè)描述層次? ? EDA技術(shù)的優(yōu)點(diǎn)?
點(diǎn)擊復(fù)制文檔內(nèi)容
教學(xué)課件相關(guān)推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號(hào)-1