《eda概述》ppt課件-預(yù)覽頁(yè)
【正文】 勞動(dòng)，那么，到了 20世紀(jì) 80年代出現(xiàn)的具有自動(dòng)綜合能力的 CAE工具則代替了設(shè)計(jì)師的部分工作，對(duì)保證電子系統(tǒng)的設(shè)計(jì)，制造出最佳的電子產(chǎn)品起著關(guān)鍵的作用。微電子技術(shù)的發(fā)展，特別是可編程邏輯器件的發(fā)展，使得微電子廠家可以為用戶提供各種規(guī)模的可編程邏輯器件，使設(shè)計(jì)者通過(guò)設(shè)計(jì)芯片實(shí)現(xiàn)電子系統(tǒng)功能。 ? 20世紀(jì) 90年代，設(shè)計(jì)師逐步從使用硬件轉(zhuǎn)向設(shè)計(jì)硬件，從單個(gè)電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級(jí)電子產(chǎn)品開發(fā) (即片上系統(tǒng)集成，System on a chip)。只有具備上述功能的 EDA工具，才可能是電子設(shè)計(jì)工程師在不熟悉各種半導(dǎo)體工藝的情況下，完成電子系統(tǒng)的設(shè)計(jì)。 ?其中，大規(guī)模可編程邏輯器件是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體，硬件描述語(yǔ)言是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段，軟件開發(fā)工具是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化的自動(dòng)化設(shè)計(jì)工具，實(shí)驗(yàn)開發(fā)系統(tǒng)則是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的下載工具及硬件驗(yàn)證工具。國(guó)際上生產(chǎn) FPGA/CPLD的主流公司，并且在國(guó)內(nèi)占有市場(chǎng)份額較大的主要是 Xilinx， Altera，Lattice三家公司。 高集成度 、 高速度和高可靠性是 FPGA/CPLD最明顯的特點(diǎn) ， 其時(shí)鐘延時(shí)可小至 ns級(jí) ， 結(jié)合其并行工作方式 ， 在超高速應(yīng)用領(lǐng)域和實(shí)時(shí)測(cè)控方面有著非常廣闊的應(yīng)用前景 。 ?由于開發(fā)工具的通用性、設(shè)計(jì)語(yǔ)言的標(biāo)準(zhǔn)化以及設(shè)計(jì)過(guò)程幾乎與所用器件的硬件結(jié)構(gòu)沒有關(guān)系，因而設(shè)計(jì)開發(fā)成功的各類邏輯功能塊軟件有很好的兼容性和可移植性。而未來(lái)大系統(tǒng)的 FPGA/CPLD設(shè)計(jì)僅僅是各類再應(yīng)用邏輯與 IP核 (Core)的拼裝，其設(shè)計(jì)周期將更短。對(duì)于大規(guī)模的邏輯設(shè)計(jì) ASIC設(shè)計(jì)，或單片系統(tǒng)設(shè)計(jì)，則多采用 FPGA。 ? Verilog：支持的 EDA工具較多，適用于 RTL級(jí)和門電路級(jí)的描述，其綜合過(guò)程較 VHDL稍簡(jiǎn)單，但其在高級(jí)描述方面不如 VHDL。作者結(jié)合自己的學(xué)習(xí)及教學(xué)體會(huì)，就 EDA技術(shù)學(xué)習(xí)的有關(guān)問(wèn)題提出一些指導(dǎo)意見，供讀者參考。 ?對(duì)于硬件描述語(yǔ)言，除了掌握基本語(yǔ)法規(guī)定外，更重要的是要理解 VHDL的三個(gè)“精髓”：軟件的強(qiáng)數(shù)據(jù)類型與硬件電路的惟一性、硬件行為的并行性決定了 VHDL語(yǔ)言的并行性、軟件仿真的順序性與實(shí)際硬件行為的并行性；要掌握系統(tǒng)的分析與建模方法，能夠?qū)⒏鞣N基本語(yǔ)法規(guī)定熟練地運(yùn)用于自己的設(shè)計(jì)中。 EDA軟件系統(tǒng)的構(gòu)成 ?EDA技術(shù)研究的對(duì)象是電子設(shè)計(jì)的全過(guò)程，有系統(tǒng)級(jí)、電路級(jí)和物理級(jí) 3個(gè)層次的設(shè)計(jì)。該子模塊一般包含針對(duì)不同描述方式的編輯器，如圖形編輯器、文本編輯器等，同時(shí)包含對(duì)應(yīng)的分析器。 ? 布局布線子模塊： 該模塊實(shí)現(xiàn)由邏輯設(shè)計(jì)到物理實(shí)現(xiàn)的映射，因此與物理實(shí)現(xiàn)的方式密切相關(guān)。 ? EDA工具不只面向 ASIC的應(yīng)用與開發(fā)，還有涉及電子設(shè)計(jì)各個(gè)方面的 EDA工具，包括數(shù)字電路設(shè)計(jì)、模擬電路設(shè)計(jì)、數(shù)?；旌显O(shè)計(jì)、系統(tǒng)設(shè)計(jì)、仿真驗(yàn)證等電子設(shè)計(jì)的許多領(lǐng)域。 ?系統(tǒng)設(shè)計(jì)工具包括：模擬電路仿真器ViewSpice， PLD開發(fā)工具包 ViewPLD，庫(kù)開發(fā)工具 ViewLibrarian， ?PCB信號(hào)串?dāng)_分析工具 XTK， PCB布線前信號(hào)分析工具 PDQ，電磁兼容設(shè)計(jì)工具QUIET， PCB版面規(guī)劃工具ViewFloorplanner。第三 ,根據(jù)建筑設(shè)計(jì)和建筑預(yù)算進(jìn)行”施工設(shè)計(jì)” 。 ? 第二 ,要進(jìn)行“邏輯綜合” 將用一定的邏輯表達(dá)手段將表達(dá)出來(lái)的設(shè)計(jì)經(jīng)過(guò)一系列的操作，分解成一系列的邏輯電路及對(duì)應(yīng)的關(guān)系（電路分解）；第三，要進(jìn)行目標(biāo)器件的“布線 /適配” 在選用的目標(biāo)器件中建立這些基本邏輯電路的對(duì)應(yīng)關(guān)系（邏輯實(shí)現(xiàn)）第四，目標(biāo)器件的編程下載 將前面的軟件設(shè)計(jì)經(jīng)過(guò)編程變成具體的設(shè)計(jì)系統(tǒng)（物理實(shí)現(xiàn)）；最后要進(jìn)行硬件仿真 /硬件測(cè)試驗(yàn)證所設(shè)計(jì)的系統(tǒng)是否符合要求。 ? EDA設(shè)計(jì)分幾個(gè)描述層次？ ? EDA技術(shù)的優(yōu)點(diǎn)？
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1