【正文】 第三 ,根據(jù)建筑設計和建筑預算進行”施工設計” 。該子模塊一般包含針對不同描述方式的編輯器，如圖形編輯器、文本編輯器等，同時包含對應的分析器。 ? Verilog：支持的 EDA工具較多，適用于 RTL級和門電路級的描述，其綜合過程較 VHDL稍簡單，但其在高級描述方面不如 VHDL。 高集成度 、 高速度和高可靠性是 FPGA/CPLD最明顯的特點 ， 其時鐘延時可小至 ns級 ， 結(jié)合其并行工作方式 ， 在超高速應用領域和實時測控方面有著非常廣闊的應用前景 。 ? 20世紀 90年代，設計師逐步從使用硬件轉(zhuǎn)向設計硬件，從單個電子產(chǎn)品開發(fā)轉(zhuǎn)向系統(tǒng)級電子產(chǎn)品開發(fā) (即片上系統(tǒng)集成，System on a chip)。 20世紀 70年代，是EDA技術(shù)發(fā)展初期，由于 PCB布圖布線工具受到計算機工作平臺的制約，其支持的設計工作有限且性能比較差。廣義的 EDA技術(shù)除狹義的 EDA技術(shù)之外，還包括計算機輔助分析 CAA技術(shù)（如 PSPICE， EWB,MATLAB等），印刷電路板計算機輔助設計 PCBCAD技術(shù)（如 PROTEL,ORCAD等）。到了 20世紀 80年代后期， EDA工具已經(jīng)可以進行設計描述、綜合與優(yōu)化和設計結(jié)果驗證，CAE階段的 EDA工具不僅為成功開發(fā)電子產(chǎn)品創(chuàng)造了有利條件，而且為高級設計人員的創(chuàng)造性勞動提供了方便。為了使讀者對 EDA技術(shù)有一個總體印象，下面對 EDA技術(shù)的主要內(nèi)容進行概要的介紹。 ? 與 ASIC設計相比， FPGA/CPLD顯著的優(yōu)勢是開發(fā)周期短、投資風險小、產(chǎn)品上市速度快、市場適應能力強和硬件升級回旋余地大，而且當產(chǎn)品定型和產(chǎn)量擴大后，可將在生產(chǎn)中達到充分檢驗的 VHDL設計迅速實現(xiàn) ASIC投產(chǎn)。 ?對于軟件開發(fā)工具，應熟練掌握從源程序的編輯、邏輯綜合、邏輯適配以及各種仿真、硬件驗證各步驟的使用。這些工具對硬件環(huán)境要求高，一般運行平臺要求是工作站和 UNIX操作系統(tǒng)，功能齊全、性能優(yōu)良， ? 一般由專門開發(fā) EDA軟件工具的軟件公司提供，如Cadence、 Mentel Graphics、 Viewlogic、 Synopsys等軟件公司都有其特色工具。 第 1章 習題 ? 什么叫 EDA技術(shù)？ EDA的英文全稱是什么？ ? 利用 EDA技術(shù)進行電子系統(tǒng)的設計有什么特點？ ? 從使用的角度講， EDA技術(shù)主要包括幾個方面的內(nèi)容？這幾個方面在整個電子系統(tǒng)的設計中分別起什么作用？ ? 什么叫可編程邏輯器件（簡稱 PLD） ? FPGA和CPLD的中文含意分別是什么？國際上生產(chǎn) FPGA/CPLD的主流公司，并且在國內(nèi)占有較大市場份額的主要有哪幾家？ 目前主要用的產(chǎn)品系列有哪些？ 其可用邏輯門 /等效門數(shù)大約在什么范圍？ ? FPGA和 CPLD各包括幾個基本組成部分？ ? FPGA和 CPLD各有什么特點？二者 在存儲邏輯信息方面有什么區(qū)別？在實際使用中在什么 情況下選用 FPGA,在什么情況下選用 CPLD? ? 常用的硬件描述語言有哪幾種？ 這些硬件描述語言在邏輯描述方面有什么區(qū)別？ ? 目前比較流行的、主流廠家的 EDA軟件工具有哪些？ ? 對于目標器件為 FPGA/CPLD的 VHDL設計，其工程設計包括幾個主要步驟？每步的作用是什么？每步的結(jié)果是什么？ ? 名詞解釋：邏輯綜合、邏輯適配、行為方針、功能仿真、時序仿真。如 Xilinx、 Altera、 Lattice、 Actel、 AMD等器件公司都有自己的 EDA工具。 ?對于大規(guī)?？删幊踢壿嬈骷饕橇私馄浞诸?、基本結(jié)構(gòu)、工作原理、各廠家產(chǎn)品的系列、性能指標以及如何選用，而對于各個產(chǎn)品的具體結(jié)構(gòu)不必研究過細。美國 IT公司認為，一個 ASIC 80%的功能可用于 IP核等現(xiàn)成邏輯合成。 EDA技術(shù)的主要內(nèi)容 ?EDA技術(shù)涉及面廣，內(nèi)容豐富，從教學和實用的角度看，究竟應掌