eda概述ppt課件-wenkub
2023-05-20 12:11:16 本頁面
【正文】 ⑤ 整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高。作者認(rèn)為： EDA技術(shù)有狹義和廣義之分，狹義 EDA技術(shù)就是以大規(guī)模可編程邏輯器件為設(shè)計(jì)載體，以硬件描述語言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計(jì)工具。 EDA技術(shù)的涵義 什么叫 EDA技術(shù)？ 通過有關(guān)的開發(fā)軟件，自動(dòng)完成用軟件的方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)，或稱為 IES/ASIC自動(dòng)設(shè)計(jì)技術(shù)。因此， EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)。 這時(shí)，人們開始將產(chǎn)品設(shè)計(jì)過程中高度重復(fù)性的繁雜勞動(dòng)，如布圖布線工作，用二維圖形編輯與分析的 CAD工具替代，最具代表性的產(chǎn)品就是美國 ACCEL公司開發(fā)的 Tango布線軟件。此外，支持定制單元電路設(shè)計(jì)的硅編輯、掩膜編程的門陣列，如標(biāo)準(zhǔn)單元的半定制設(shè)計(jì)方法以及可編程邏輯器件 (PAL和 GAL)等一系列微結(jié)構(gòu)和微電子學(xué)的研究成果都為電子系統(tǒng)的設(shè)計(jì)提供了新天地。利用這些工具，設(shè)計(jì)師能在產(chǎn)品制作之前預(yù)知產(chǎn)品的功能與性能，能生成產(chǎn)品制造文件，在設(shè)計(jì)階段對(duì)產(chǎn)品性能的分析前進(jìn)了一大步。 3. 20世紀(jì) 90年代電子系統(tǒng)設(shè)計(jì)自動(dòng)化 EDA階段 ? 為了滿足千差萬別的系統(tǒng)用戶提出的設(shè)計(jì)要求，最好的辦法是由用戶自己設(shè)計(jì)芯片，讓他們把想設(shè)計(jì)的電路直接設(shè)計(jì)在自己的專用芯片上。由于電子技術(shù)和 EDA工具的發(fā)展，設(shè)計(jì)師可以在不太長的時(shí)間內(nèi)使用 EDA工具，通過一些簡(jiǎn)單標(biāo)準(zhǔn)化的設(shè)計(jì)過程，利用微電子廠家提供的設(shè)計(jì)庫來完成數(shù)萬門 ASIC和集成系統(tǒng)的設(shè)計(jì)與驗(yàn)證。例如，提供方框圖、狀態(tài)圖和流程圖的編輯能力，具有適合層次描述和混合信號(hào)描述的硬件描述語言 (如 VHDL、 AHDL或 VerilogHDL)，同時(shí)含有各種工藝的標(biāo)準(zhǔn)元件庫。 EDA技術(shù)的主要內(nèi)容 ?EDA技術(shù)涉及面廣，內(nèi)容豐富，從教學(xué)和實(shí)用的角度看，究竟應(yīng)掌握些什么內(nèi)容呢 ? ?作者認(rèn)為，主要應(yīng)掌握如下四個(gè)方面的內(nèi)容：① 大規(guī)?？删幊踢壿嬈骷?； ?② 硬件描述語言； ?③ 軟件開發(fā)工具； ?④ 實(shí)驗(yàn)開發(fā)系統(tǒng)。 FPGA和 CPLD分別是現(xiàn)場(chǎng)可編程門陣列和復(fù)雜可編程邏輯器件的簡(jiǎn)稱，現(xiàn)在， FPGA和 CPLD器件的應(yīng)用已十分廣泛，它們將隨著 EDA技術(shù)的發(fā)展而成為電子設(shè)計(jì)領(lǐng)域的重要角色。 CPLD在結(jié)構(gòu)上主要包括三個(gè)部分，即可編程邏輯宏單元，可編程輸入 /輸出單元和可編程內(nèi)部連線。 由于 FPGA/CPLD的集成規(guī)模非常大，可利用先進(jìn)的EDA工具進(jìn)行電子系統(tǒng)設(shè)計(jì)和產(chǎn)品開發(fā)。美國 IT公司認(rèn)為，一個(gè) ASIC 80%的功能可用于 IP核等現(xiàn)成邏輯合成。對(duì)于普通規(guī)模，且產(chǎn)量不是很大的產(chǎn)品項(xiàng)目，通常使用 CPLD比較好。 ?VHDL：作為 IEEE的工業(yè)標(biāo)準(zhǔn)硬件描述語言，在電子工程領(lǐng)域，已成為事實(shí)上的通用硬件描述語言。 ．關(guān)于 EDA技術(shù)的學(xué)習(xí)重點(diǎn)及學(xué)習(xí)方法 ?EDA技術(shù)作為一門發(fā)展迅速、有著廣闊應(yīng)用前景的新技術(shù)，涉及面廣，內(nèi)容豐富。 ?對(duì)于大規(guī)?？删幊踢壿嬈骷饕橇私馄浞诸?、基本結(jié)構(gòu)、工作原理、各廠家產(chǎn)品的系列、性能指標(biāo)以及如何選用，而對(duì)于各個(gè)產(chǎn)品的具體結(jié)構(gòu)不必研究過細(xì)。 2) EDA技術(shù)的學(xué)習(xí)方法 ?抓住一個(gè)重點(diǎn)： VHDL的編程；掌握兩個(gè)工具：FPGA/CPLD開發(fā)軟件和 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的使用；運(yùn)用三種手段：案例分析、應(yīng)用設(shè)計(jì)、上機(jī)實(shí)踐；采用四個(gè)結(jié)合：邊學(xué)邊用相結(jié)合，邊用邊學(xué)相結(jié)合，理論與實(shí)踐相結(jié)合，課內(nèi)與課外相結(jié)合。設(shè)計(jì)輸入子模塊不僅能接受圖形描述輸入、硬件描述語言 (HDL)描述輸入，還能接受圖文混合描述輸入。 ? 綜合仿真子模塊 ： 該模塊包括各個(gè)層次
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1