eda概述ppt課件(存儲(chǔ)版)
【正文】 集成度可多達(dá) 25 000個(gè) PLD等效門。 ?它幾乎可用于任何型號(hào)和規(guī)模的 FPGA/CPLD中，從而使得產(chǎn)品設(shè)計(jì)效率大幅度提高。另外， FPGA掉電后將丟失原有的邏輯信息，所以在實(shí)用中需要為FPGA芯片配置一個(gè)專用 ROM。 1) EDA技術(shù)的學(xué)習(xí)重點(diǎn) ?從實(shí)用和教學(xué)的角度講，作者認(rèn)為， EDA技術(shù)的學(xué)習(xí)主要應(yīng)掌握四個(gè)方面的內(nèi)容：① 大規(guī)模可編程邏輯器件；② 硬件描述語(yǔ)言；③ 軟件開發(fā)工具；④ 實(shí)驗(yàn)開發(fā)系統(tǒng)。其涉及的電子系統(tǒng)從低頻、高頻到微波，從線性到非線性，從模擬到數(shù)字，從通用集成電路到專用集成電路構(gòu)造的電子系統(tǒng)，因此 EDA技術(shù)研究的范疇相當(dāng)廣泛。例如，最終的物理實(shí)現(xiàn)可以是門陣列、可編程邏輯器件等，由于對(duì)應(yīng)的器件不同，因此各自的布局布線工具會(huì)有很大的差異。 ?ASIC/FPGA設(shè)計(jì)工具包括： VHDL仿真器SpeedWave， SpeedWave Verilog仿真器VCS，邏輯綜合工具 ViewSynthesis，自動(dòng)測(cè)試向量生成工具 Test Gen/Sunrise，原理圖自動(dòng)生成工具 ViewGen，有限狀態(tài)機(jī)設(shè)計(jì)工具 ViewFSM， Datapath設(shè)計(jì)工具ViewDatapath， VHDL與 Verilog混合仿真環(huán)境 FusionHDL。同時(shí)，在設(shè)計(jì)過程中要進(jìn)行有關(guān)“仿真” 模擬有關(guān)設(shè)計(jì)結(jié)果與設(shè)計(jì)構(gòu)想是否相符。那么，對(duì)于目標(biāo)器件為FPGA和 CPLD的 VHDL設(shè)計(jì)，其工程設(shè)計(jì)步驟如何哪？EDA的工程設(shè)計(jì)流程與建筑設(shè)計(jì)流程相似： ? 第一，需要進(jìn)行“源程序的編輯和編譯” — 用一定的邏輯表達(dá)手段將設(shè)計(jì)表達(dá)出來 。 ?其中，基本工具包括：原理圖輸入工具ViewDraw，數(shù)字仿真器 VeiwSim，波形編輯與顯示器 ViewTrace，靜態(tài)時(shí)序分析工具 Motive，設(shè)計(jì)流程管理工具ViewFlow。 ? 綜合仿真子模塊 ： 該模塊包括各個(gè)層次的綜合工具，理想的情況是：從高層次到低層次的綜合仿真全部由 EDA工具自動(dòng)實(shí)現(xiàn)。 2) EDA技術(shù)的學(xué)習(xí)方法 ?抓住一個(gè)重點(diǎn)： VHDL的編程；掌握兩個(gè)工具：FPGA/CPLD開發(fā)軟件和 EDA實(shí)驗(yàn)開發(fā)系統(tǒng)的使用；運(yùn)用三種手段：案例分析、應(yīng)用設(shè)計(jì)、上機(jī)實(shí)踐；采用四個(gè)結(jié)合：邊學(xué)邊用相結(jié)合，邊用邊學(xué)相結(jié)合，理論與實(shí)踐相結(jié)合，課內(nèi)與課外相結(jié)合。 ．關(guān)于 EDA技術(shù)的學(xué)習(xí)重點(diǎn)及學(xué)習(xí)方法 ?EDA技術(shù)作為一門發(fā)展迅速、有著廣闊應(yīng)用前景的新技術(shù)，涉及面廣，內(nèi)容豐富。對(duì)于普通規(guī)模，且產(chǎn)量不是很大的產(chǎn)品項(xiàng)目，通常使用 CPLD比較好。 由于 FPGA/CPLD的集成規(guī)模非常大，可利用先進(jìn)的EDA工具進(jìn)行電子系統(tǒng)設(shè)計(jì)和產(chǎn)品開發(fā)。 FPGA和 CPLD分別是現(xiàn)場(chǎng)可編程門陣列和復(fù)雜可編程邏輯器件的簡(jiǎn)稱，現(xiàn)在， FPGA和 CPLD器件的應(yīng)用已十分廣泛，它們將隨著 EDA技術(shù)的發(fā)展而成為電子設(shè)計(jì)領(lǐng)域的重要角色。例如，提供方框圖、狀態(tài)圖和流程圖的編輯能力，具有適合層次描述和混合信號(hào)描述的硬件描述語(yǔ)言 (如 VHDL、 AHDL或 VerilogHDL)，同時(shí)含有各種工藝的標(biāo)準(zhǔn)元件庫(kù)。 3. 20世紀(jì) 90年代電子系統(tǒng)設(shè)計(jì)自動(dòng)化 EDA階段 ? 為了滿足千差萬別的系統(tǒng)用戶提出的設(shè)計(jì)要求，最好的辦法是由用戶自己設(shè)計(jì)芯片，讓他們把想設(shè)計(jì)的電路直接設(shè)計(jì)在自己的專用芯片上。此外，支持定制單元電路設(shè)計(jì)的硅編輯、掩膜編程的門陣列，如標(biāo)準(zhǔn)單元的半定制設(shè)計(jì)方法以及可編程邏輯器件 (PAL和 GAL)等一系列微結(jié)構(gòu)和微電子學(xué)的研究成果都為電子系統(tǒng)的設(shè)計(jì)提供了新天地。因此， EDA技術(shù)是現(xiàn)代電子設(shè)計(jì)的發(fā)展趨勢(shì)。作者認(rèn)為： EDA技術(shù)有狹義和廣義之分，狹義 EDA技術(shù)就是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，以硬件描述語(yǔ)言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_發(fā)軟件及實(shí)驗(yàn)開發(fā)系統(tǒng)為設(shè)計(jì)工具。初級(jí)階段的硬件設(shè)計(jì)大量選用中小規(guī)模標(biāo)準(zhǔn)集成電路，人們將這些器件焊接在電路板
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1