圖設(shè)計(jì)準(zhǔn)則ppt課件(編輯修改稿)
2025-05-30 22:00 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 e Width10um 可用于電源線、地線、總線、時(shí)鐘線及各種低阻連接 金屬 2 設(shè)計(jì)規(guī)則 power supply line 符號(hào) 尺寸 含 義 金屬 2最小寬度 金屬 2最小長(zhǎng)度 Slot規(guī)則見(jiàn)工藝文檔 由于應(yīng)力釋放原則，在大晶片上會(huì)存在與大寬度金屬總線相關(guān)的可靠性問(wèn)題。表現(xiàn)在裂痕會(huì)沿著晶片的邊緣或轉(zhuǎn)角處蔓延 current current a b slot metal 縫隙用于寬度任何大于20?m，長(zhǎng)度大于 300?m的金屬線。 縫隙與電流方向平行 電源線 設(shè)計(jì)規(guī)則 高阻多晶電阻 R=R□ ?(LLd)/(WWd) R□ =996歐姆 Ld = Wd = 溫度系數(shù)： 電壓系數(shù)： W L Poly1 Resistor 設(shè)計(jì)規(guī)則 PolyPoly電容 W L C=*W*L fF 溫度系數(shù)： 電壓系數(shù)： 版圖設(shè)計(jì)準(zhǔn)則 (‘Rule’ for performance) ? 匹配 ? 抗干擾 ? 寄生的優(yōu)化 ? 可靠性 匹配設(shè)計(jì) ? 在集成電路中，集成元件的絕對(duì)精度較低，如電阻和電容，誤差可達(dá)177。 20%~30% ? 由于芯片面積很小，其經(jīng)歷的加工條件幾乎相同，故同一芯片上的集成元件可以達(dá)到比較高的匹配精度，如 1%，甚至% ? 模擬集成電路的精度和性能通常取決于元件匹配精度 匹配設(shè)計(jì) ? 失配：測(cè)量所得的 元件值之比 與設(shè)計(jì)的元件值之比 的偏差 ? 歸一化的失配定義： – 設(shè) X1, X2為元件的設(shè)計(jì)值， x1, x2為其實(shí)測(cè)值，則失配 δ為： ? ? ? ?? ? 11221121212 ????xXxXXXXXxx?匹配設(shè)計(jì) ? 失配 δ可視為高斯隨機(jī)變量 ? 若有 N個(gè)測(cè)試樣本 δ1, δ2, …, δN ，則 δ的均值為： ? 方差為： ???NiiNm11 ??? ??????Nii mNs1211?? ?匹配設(shè)計(jì) ? 稱均值 mδ為系統(tǒng)失配 ? 稱方差 sδ為隨機(jī)失配 ? 失配的分布： ? 3δ失配： | mδ |+3 sδ 概率 % 匹配設(shè)計(jì) ? 失配的原因 – 隨機(jī)失配：尺寸、摻雜、氧化層厚度等影響元件值的參量的微觀波動(dòng) (fluctuation) ? 隨機(jī)失配可通過(guò)選擇合適的元件值和尺寸來(lái)減小 – 系統(tǒng)失配：工藝偏差，接觸孔電阻，擴(kuò)散區(qū)相互影響，機(jī)械壓力，溫度梯度等 ? 系統(tǒng)失配可通過(guò)版圖設(shè)計(jì)技術(shù)來(lái)降低 匹配設(shè)計(jì) ? 隨機(jī)統(tǒng)計(jì)波動(dòng) (Fluctuations) – 周圍波動(dòng) (peripheral fluctuations) ? 發(fā)生在元件的邊沿 ? 失配隨周長(zhǎng)的增大而減小 – 區(qū)域波動(dòng) (areal fluctuations) ? 發(fā)生在元件所覆蓋的區(qū)域 ? 失配隨面積的增大而減小 匹配設(shè)計(jì) ? 電容隨機(jī)失配 – 兩個(gè)大小均為 C的電容的失配： ? Kp和 ka分別為周圍波動(dòng)和區(qū)域波動(dòng)的貢獻(xiàn)，均是常量 – 一般地，電容失配與面積的平方根成反比，即容量為原來(lái) 2倍，失配減小約 30% – 不同大小電容匹配時(shí)，匹配精度由小電容決定 CkkCs paC ?? 1匹配設(shè)計(jì) ? 電阻隨機(jī)失配 – 兩個(gè)阻值為 R、寬度為 W的電阻的失配： ? Kp和 ka分別為周圍波動(dòng)和區(qū)域波動(dòng)的貢獻(xiàn)，均是常量 – 一般地，電阻失配與寬度成反比，即阻值為原來(lái) 2倍，失配為原來(lái)的一半 – 不同阻值的電阻，可通過(guò)調(diào)整寬度來(lái)達(dá)到相同的匹配精度 WkkRWs paR ?? 1匹配設(shè)計(jì) ? 晶體管匹配：主要關(guān)心元件之間柵源電壓（差分對(duì)）和漏極電流（電流鏡）的偏差 – 柵源電壓失配為： – 漏極電流失配為： ???????? ?????21 2 kkVVVgstGS???????? ???11212 21gstDDVVkkIIΔVt, Δk為元件間的閾值電壓和跨導(dǎo)之差，Vgs1為第 1個(gè)元件的有效柵電壓， k1, k2為兩個(gè)元件的跨導(dǎo) 對(duì)于電壓匹配，希望Vgs1小一些 ()，但對(duì)電流匹配，則希望Vgs1大一些 () 匹配設(shè)計(jì) ? 晶體管隨機(jī)失配 – 在良好的版圖設(shè)計(jì)條件下 – 閾值電壓 – 跨導(dǎo) – 均與柵面積的平方根成反比 e f fe f fVV LWCs tt?e f fe f fkkLWCks ?CVt和 Ck是工藝參數(shù) 背柵摻雜分布的統(tǒng)計(jì)波動(dòng)（區(qū)域波動(dòng)） 線寬變化，柵氧的不均勻，載流子遷移率變化等（邊沿和區(qū)域波動(dòng)） 匹配設(shè)計(jì) ? 系統(tǒng)失配 – 工藝偏差 (Process Bias) ? 在制版、刻蝕、擴(kuò)散、注入等過(guò)程中的幾何收縮和擴(kuò)張，所導(dǎo)致的尺寸誤差 – 接觸孔電阻 ? 對(duì)不同長(zhǎng)度的電阻來(lái)說(shuō)，該電阻所占的分額不同 – 多晶硅刻蝕率的變化 (Variations in Polysilicon Etch Rate) ? 刻蝕速率與刻蝕窗的大小有關(guān)，導(dǎo)致隔離大的多晶寬度小于隔離小的多晶寬度 – 擴(kuò)散區(qū)相互影響 ? 同類型擴(kuò)散區(qū)相鄰則相互增強(qiáng)，異類型相鄰則相互減弱 均與周圍環(huán)境有關(guān) 匹配設(shè)計(jì) ? 系統(tǒng)失配 – 梯度效應(yīng) ? 壓力、溫度、氧化層厚度的梯度問(wèn)題，元件間的差異取決于梯度和距離 匹配設(shè)計(jì) ? 系統(tǒng)失配例子 ——電阻 – 電阻設(shè)計(jì)值之為 2： 1 – 由于 poly2刻蝕速度的偏差，假設(shè)其寬度偏差為 ，則會(huì)帶來(lái)約 %的失配 – 接觸孔和接頭處的 poly電阻，將會(huì)帶來(lái)約 %的失配；對(duì)于小電阻，失配會(huì)變大 2u
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1