【文章內(nèi)容簡介】 KB=16K 8。 ∴ ROM和 RAM都只需要進(jìn)行字?jǐn)?shù)擴(kuò)展，各需要 16K/8K 8/8=2 （片） 系統(tǒng)存儲器需要地址線： log232K=15 (根 ) 存儲器芯片需要地址線： log28K=13 (根 ) 用 1513=2根高位地址線譯碼產(chǎn)生片選信號線。 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 31 ②地址分配 要考慮 CPU自啟動條件，在 8088系統(tǒng)中存儲器操作時(shí) IO/M=0， ROM要包含 0FFFF0H單元，正常運(yùn)行時(shí)要用到中斷向量區(qū) 0000:00000000:003FFH，所以 RAM要包含這個(gè)區(qū)域。 A19 A18 A17 A16 A15 A14 A13 A12 A11… A0 芯片地址 芯片號 0 0 0 0 … 0 00000H SRAM 1 0 0 1 1 … 1 01FFFH SRAM 1 0 1 0 0 … 0 02022H SRAM 2 0 1 1 1 … 1 03FFFH SRAM 2 1 0 0 0 … 0 0FC000H ROM 1 1 0 1 1 … 1 0FDFFFH ROM 1 1 1 0 0 … 0 0FE000H ROM 2 1 1 1 1 … 1 0FFFFFH ROM 2 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 32 ③ 畫出邏輯電路圖 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 33 例 2：分析 P245 圖 ，寫出各存儲器芯片的地址范圍 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 34 ①按圖寫出譯碼器和各存儲器芯片地址分配 G2B G2A C B A 存儲芯片 A19 A18 A17 A16 A15A14 A13 A12 A11 A10… A0 芯片地址 芯片號 0 0 0 0 0 0 0 0 0 0 … 0 00000H ROM0 0 0 0 0 0 0 0 0 0 1 … 1 007FFH ROM0 0 0 0 0 0 0 0 0 1 0 … 0 00800H ROM1 0 0 0 0 0 0 0 0 1 1 … 1 00FFFH ROM1 0 0 0 0 0 0 0 1 0 0 … 0 01000H ROM2 0 0 0 0 0 0 0 1 0 1 … 1 017FFH ROM2 0 0 0 0 0 0 0 1 1 0 … 0 01800H ROM3 0 0 0 0 0 0 0 1 1 1 … 1 01FFFH ROM3 0 0 0 0 0 0 1 0 0 0 … 0 02022H RAM0 0 0 0 0 0 0 1 0 0 1 … 1 027FFH RAM0 0 0 0 0 0 0 1 1 1 0 … 0 03800H RAM3 0 0 0 0 0 0 1 1 1 1 … 1 03FFFH RAM3 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 35 ②結(jié)論 該存儲器電路不滿足 8088 CPU自啟動條件，若取消 A14A19 的控制，還必須將 RAM和 ROM的片選線對調(diào)。 ⑵ 16位存儲器接口（ 用于 8086,80186,80286,80386SX 16位總線 ） ① 8086的存儲器結(jié)構(gòu) 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 36 ② 應(yīng)用舉例 P247 例 在 8086系統(tǒng)中，存儲器操作時(shí) M/IO=1，按要求確定各芯片 地址： 片選 芯片 片選 A19 A18 A17 A16 A15 A14 A13 A12… A9 A8… A5 A4… A1 A0 BHE F8000H 1 1 1 1 1 0 0 0 … 0 0 … 0 0… 0 0 1 FBFFFH 1 1 1 1 1 0 1 1 … 1 1 … 1 1… 1 1 0 FC000H 1 1 1 1 1 1 0 0 … 0 0 … 0 0… 0 0 1 FFFFFH 1 1 1 1 1 1 1 1 … 1 1 … 1 1… 1 1 0 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 37 教材中 這里有錯(cuò) 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 38 ⑶ 32位存儲器接口 （用于 80386DX、 80486 32位總線） 在 80386DX和 80486系統(tǒng)中，用 BE BE BE1和 BE0選擇 4個(gè)存儲器體。如下圖所示： 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 39 80386DX和 80486系統(tǒng)中的存儲器寫信號 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 40 P250 圖 與 80486接口的 256KB SRAM 存儲器系統(tǒng) 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 41 ⑷ 64位存儲器接口 （用于 Pentium系列 64位總線） Pentium系列微處理器（除 P24T外）均采用 64位數(shù)據(jù)總線， 存儲器分為 8個(gè)存儲器體，用 BE7BE0進(jìn)行選擇。如下圖所示： 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 42 Pentium系列微處理器的寫選通電路 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 43 P253 圖 64位存儲器接口電路 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 44 167。 動態(tài)隨機(jī)讀寫存儲器（ DRAM） 在 DRAM中，信息以電荷形式存儲在電容器上，需要不 斷 “ 刷新 ” 才能保持信息不丟失。 DRAM的集成度高、容量大、 價(jià)格低，但速度較慢。常用作 微機(jī)的內(nèi)存儲器。 ⒈單管 DRAM基本存儲電路 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 45 ⒉ DRAM的工作過程 以 2164A為例， 2164是 64K 1bit的 DRAM存儲器。 ?數(shù)據(jù)讀出時(shí)序圖 ?數(shù)據(jù)寫入時(shí)序圖 2164A引腳圖 ?DRAM刷新時(shí)序圖 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 46 ⒊ DRAM在系統(tǒng)中的連接 在微型機(jī)系統(tǒng)中， DRAM芯片的連接既要能夠正確讀寫，又要能在規(guī)定的時(shí)間里對它進(jìn)行刷新。 因此， DRAM的連接和控制電路要比 SRAM復(fù)雜得多。 第 6章 半導(dǎo)體存儲器及接口 西南大學(xué)電子信息工程學(xué)院 47 PC133 SDRAM PC150 SDRAM 72線 EDO DRAM DDR SDRAM ⒋內(nèi)存條簡介 ⑴ 內(nèi)存