基于libero的數(shù)字邏輯設(shè)計仿真實驗實驗報告(實驗5到8)(編輯修改稿)
2025-05-08 22:40 本頁面
【文章內(nèi)容簡介】 begin B1=0。 repeat(20) 20 B1=$random。endinitial begin B0=0。 repeat(20) 20 B0=$random。endinitial begin IAGB=0。 repeat(10) 40 IAGB=$random。endinitial begin IASB=0。 repeat(10) 40 IASB=$random。endinitial begin IAEB=0。 repeat(10) 40 IAEB=$random。endhc_85 testhc85(.A3 (A3), .A2 (A2), .A1 (A1), .A0 (A0), .B3 (B3), .B2 (B2), .B1 (B1), .B0 (B0), .IAGB (IAGB), .IASB (IASB), .IAEB (IAEB), .QAGB (QAGB), .QASB (QASB), .QAEB (QAEB),)。initial begin 400$finish。endendmodule第一次仿真結(jié)果綜合結(jié)果第二次仿真結(jié)果（綜合后）?；卮疠敵鲂盘柺欠裼醒舆t，延遲時間約為多少？有時間延遲，時間大約為400600ps。第三次仿真結(jié)果（布局布線后）。回答輸出信號是否有延遲，延遲時間約為多少？分析是否有出現(xiàn)競爭冒險。存在競爭冒險，有延遲時間，時間約為500ps。五、基于實驗箱的數(shù)字邏輯設(shè)計實驗，在FPGA板上驗證設(shè)計結(jié)果。 時序邏輯電路一、實驗?zāi)康牧私饣赩erilog的時序邏輯電路的設(shè)計及其驗證。熟悉利用EDA工具進(jìn)行設(shè)計及仿真的流程。二、實驗環(huán)境Libero仿真軟件（參考附錄C）。三、實驗內(nèi)容參考附錄C掌握Libero軟件的使用方法。參考附錄C中“一個完整的例子”，進(jìn)行針對74系列時序邏輯電路的設(shè)計，并完成相應(yīng)的仿真實驗。參考附錄D的設(shè)計代碼、測試平臺代碼（可自行編程）及附錄F的步驟，完成74HC774HC1174HC1674HC194相應(yīng)的設(shè)計、綜合及仿真。在Libero中實現(xiàn)一遍并記錄結(jié)果。四、實驗結(jié)果和數(shù)據(jù)處理模塊及測試平臺代碼清單// module HC74(D1,D2,CP1,CP2,RD1N,RD2N,SD1N,SD2N,Q1,Q2,Q1N,Q2N)。input D1,D2。input RD1N,SD1N,CP1。input RD2N,SD2N,CP2。output Q1,Q1N,Q2,Q2N。reg Q1,Q2。assign Q1N=~Q1。assign Q2N=~Q2。always @(posedge CP1) beginif (!RD1N) Q1=0。else i
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1