正弦信號發(fā)生器實驗報告(編輯修改稿)
2025-04-19 09:47 本頁面
【文章內容簡介】 和以上的方案對比，我們選擇方案二。3．界面顯示方案的選擇方案一：采用數碼管顯示，價格便宜電路設計很簡單，但是程序較大，顯示界面易抖動，延時時對系統速度有較大影響，且功耗高，需要增加對外圍電路的設計，市場競爭力不強。方案二：液晶5110，體積小，可以顯示豐富的內容，不需要外圍電路，控制方便，耗能較低，使用起來顯示的效果會更加的完美。方案三：采用SSD1289觸摸式液晶顯示屏。相對于液晶5110來說，此種液晶顯示屏具有如下優(yōu)點：彩色屏幕顯示，人機交互顯得更加人性化；具有可觸摸屏，能節(jié)省外圍電路的設計；但是功耗太大，性價比不高。綜合考慮，我們選擇選擇方案二。4．末級放大電路部分系統的輸出要求在頻率范圍內50負載電阻上正弦信號輸出電壓的峰峰值為6V+/1V，因此一定要在末級加上放大電路。方案一：用晶體管組成放大電路用分立的晶體管元件構成的放大電路，優(yōu)點是靈敏度高、能承受的較大的功率、動態(tài)范圍廣等，它們的通頻帶也較寬。但是，分立元件組成的電路調試起來很困難，特別是在高頻段，而且容易引入噪聲和失真。方案二：用運算放大器構成放大電路一個較好的解決方案是利用集成的運算放大器，但是一般的運放的頻帶都滿足不了本系統1KHz~10MHz這么寬的范圍。因此一定要采用低噪聲，寬頻帶的高速運放。OPA842具有高達400MHz的頻帶，用來作末級放大，則可達到題目提出的高指標。所以在此系統中，選用方案二。 二、理論分析與計算 1．DDS電路的設計本系統用AD9850芯片作為DDS,AD9850的最大采樣速率為125M，為了達到最高頻率10MHz的要求，我們采用的DDS系統時鐘為100M，結合FPGA的特性，通過時鐘的2倍頻給DDS的提供系統時鐘。根據DDS的原理，我們設計了一個32位相位累加器，來控制輸出正弦波的頻率，由于系統時鐘為100MHz，因此可以計算出1Hz為：1Hz = 2^32 / 100MHz 則
黨政相關相關推薦
鄂ICP備17016276號-1