【文章內容簡介】 發(fā)生器主要有兩種類型：正弦波和脈沖波，然而函數(shù)發(fā) 2生器，可以提供正弦、余弦波、方波、三角波，正弦波等幾種常用的標準波形，如 果需要產生其他波形，則會用更復雜的電路和電結合的方法。這一時期的波形發(fā)生器使用更多的模擬電子，由模擬電路存在體積大，價格昂貴，功耗等缺點， 產生一個更復雜的信號波形，則電路結構非常復雜。同時，有兩個突出的問題，第一，通過調整電位器來調整輸出頻率來實現(xiàn)的，因此很難調整到一個固定的價值；第二，脈沖占空比不可調。 在上世紀 70 年代，隨著微處理器的出現(xiàn)，可以使用的處理器、 A/D 和 D/A，硬件和軟件功能擴展的波形發(fā)生器產生更復雜的波形。這一時期比基于軟件的波形發(fā)生器，在本質上，該 DAC 采用一個微處理器的程序控制，就可以 得到各種簡單的波形。 二十一世紀，隨著集成電路技術的飛速發(fā)展，已經有工作頻率超過千兆赫的 DDS 芯片，而且還促進的函數(shù)波形發(fā)生器的發(fā)展， 2021 年，安捷倫 33220A 能夠產生 17 種波形的產品，最高頻率可達 20M， 2021 年的產品 N6030A 能夠產生了 500MHz 的頻率，采樣頻率為。 信號發(fā)生器的實現(xiàn)方法通常有以下幾種： 方案一：利用分立元件用函數(shù)發(fā)生器：分立器件集成芯片是相對而言的。隨著科學技術的不斷發(fā)展，人們進入電子時代，分立器件已廣泛應用于消費電子，計 算機和外圍設備，網絡通信，汽車電子等領域， LED 顯示。包括：半導體二極管，半導體晶體管，電容，電阻，邏輯器件，傳感器，敏感器件和封裝如壓電晶體類似的半導體器件。 利用信號發(fā)生器的分立元件，通常是一種結構簡單、成本低。然而，由于組件和環(huán)境條件等因素的變化，產生波形的頻率偏差。 方案二： 信號發(fā)生器可以是晶體管、運放集成電路和其他通用設備制造，它更是一個特殊的信號發(fā)生器產生的。早期的信號發(fā)生器電路，如 BA20 XR2207/220 L8038 等 ，他們的精度不高，功能少， 頻率上限僅為 300kHz，無法產生 較高頻率的信號，調整它不夠靈活的方式，頻率和占空比不能單獨調節(jié)，兩者的相互影響。 方案三：利用集成芯片做函數(shù)發(fā)生器：產生各種波形，可以實現(xiàn)更高的頻率，調試方便，成本低。鑒于此，美國制開發(fā)了一個 ICMAX038 生成函數(shù)信號發(fā)生器，它克服了方案二芯片解決方案的不足，是上述芯片不能相比的，可以達到一個較高的技術指標。 MAX038精度高，所以稱為精密函數(shù)發(fā)生器 IC。在頻率合成器，壓控振蕩器，鎖相環(huán)，如脈沖寬度調制器電路的設計，設備實現(xiàn)的首選 [2]。 方案四：專用直接數(shù)字合成信號發(fā)生器的 DDS 芯片的使用 使用直接數(shù) 字頻率合成 DDS 芯片的信號發(fā)生器：產生任意波形，實現(xiàn)高頻率。 DDS 在大多數(shù)數(shù)字電路中常用的操作，從而提供的主要優(yōu)點的數(shù)字運算。由于信號合成的最后階 3段將轉換到模擬域，所以更降低了信號發(fā)生器的復雜性和提高方面的信號發(fā)生器的穩(wěn)定性。 直接數(shù)字頻率合成（直接數(shù)字合成，簡稱 DDS），是一種新的頻率合成技術，即頻率合成器。它包括一個相位累加器，波形 ROM， D/A 轉換器和低通濾波器。對于一個給定的時鐘頻率，輸出信號的頻率取決于頻率控制字，頻率分辨率取決于累加器位數(shù)，相位分辨率取決于 ROM 的地址線的位數(shù)。 DDS 波形產生的數(shù) 據(jù)存入波形存儲器，以及輸入數(shù)據(jù)的時鐘頻率的作用下累積，其中部分數(shù)據(jù)做為地址從存儲器讀出數(shù)據(jù)，數(shù)字信號的 D / A 轉換成相應的模擬電壓信號，最后通過低通濾波器獲得平滑的波形信號 [3]。 考慮到系統(tǒng)要求基于單片機的正弦波發(fā)生器，并且頻率范圍較大，因此對信號質量的要求較高；實現(xiàn)頻率的步進控制，可用單片機編程控制；可以先預置的頻率值，在其基礎上實現(xiàn)頻率的步進控制；為了能更清楚直觀的觀察頻率的設置與更改，在設計時需加入顯示功能，為了使波形幅值值可以在一定范圍內隨意調整適，在設計時加入了手動調幅功能和放大功能。所以選擇 方案四。 本章小結 本章主要內容是對設計本身背景、意義，信號發(fā)生器的發(fā)展以及信號發(fā)生的方法，這樣對自己的設計進行有了更深的理解，對自己的系統(tǒng)設計有了規(guī)劃。 4 第二章 系統(tǒng)總體方案設計 本次設計的是基于單片機的正弦波發(fā)生器的設計與制作，具體要求如下： 1．能夠輸出 100Hz— 1MHz 范圍內的正弦波，可以通過按鍵對頻率的設置，方便調節(jié)，并且有步進功能。 2．利用顯示裝置顯示輸出波形的頻率。 3. 具有幅值 1v10v 調節(jié)功能，利用放大器對波形的幅 值進行控制。 DDS 的基本原理 DDS 基本原理圖如圖 21 所示， DDS 由相位累加器，只讀存儲器，數(shù)模轉換器 DAC 及低通濾波器組成。 例如合成正弦波，正弦波的幅值碼存在幅值表中，當相位累加器的在時鐘 fc 的觸發(fā)下，對頻率控制字 K 積累，相位累加器輸出相位序列（即相位編碼）是用來找 ROM 的地址，得到一系列離散幅度編碼（即振幅編碼）。這段代碼模擬轉換 DAC 階梯電壓后獲得后，然后平滑通過低通濾波器，即所需的正弦信號。 圖 21 DDS 的基本原理圖 由 N位加法器與 N位相位累加器級構成相位累加器。在每一個時鐘脈沖 fs，頻率控制字 k在加法器的作用下與累加寄存器輸出的累加相位數(shù)據(jù)相加，把相加后的結果送至累加寄存器的數(shù)據(jù)輸入端。累加寄存器將加法器在上一個時鐘脈沖作用后所產生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個時鐘脈沖的作用下繼續(xù)與頻率控制字相加。這樣，Clock b a 相位累加器 波形存儲器 D/A LPF 頻率控制字 5相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加。由此可以看出，相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出 的數(shù)據(jù)就是合成信號的相位，相位累加器的溢出頻率就是 DDS輸出的信號頻率。用相位累加器輸出的數(shù)據(jù)作為波形存儲器（ ROM）的相位取樣地址，這樣就可把存儲在波形存儲器內的波形抽樣值（二進制編碼）經查找表查出，完成相位到幅值轉換。波形存儲器的輸出送到 D/A轉換器，D/A轉換器將數(shù)字量形式的波形幅值轉換成所要求合成頻率的模擬量形式信號。 圖 22 相位累加器的結構 設相位累加器的位數(shù)為 N，時鐘頻率為 fc, 當頻率控制字為 K 時， DDS 的輸出頻率 fo為： fo=K fc/2n。 該系統(tǒng) 設計中的基于 DDS 技術的信號發(fā)生器，是通過用單片機編程將控制字并行送入DDS 芯片 AD9850，然后由 AD9850 產生波形輸出，即采用基于相位累加器的數(shù)字頻率合成法，利用直接數(shù)字合成芯片 AD9850 產生波形。通過鍵盤可以預置頻率并且通過顯示屏顯示頻率，利用放大器對其幅值進行放大，且可以實現(xiàn)而幅值可調。 主 控模 塊信 號產 生 模 塊顯 示模 塊放 大模 塊控 制輸 入 模 塊 圖 23功能框圖 主控模塊 功能分析 主控模塊是整個系統(tǒng)的控制核心，其他模塊都受到主控模塊的控制。在本系統(tǒng)設計中對鍵盤輸入模塊進行掃描，并且對接收的數(shù)據(jù)進行處理，同時寫控制字給信號發(fā)生模塊， 6使其產生相應的信號 ，且向顯示模塊發(fā)送數(shù)據(jù)，命令顯示模塊將數(shù)據(jù)顯示出來。 信號發(fā)生模塊 功能分析 本設計采用的是 直接數(shù)字法設計波形發(fā)生器中的基于相位累加器的數(shù)字頻率合成法。這種結構主要由相位累加器、數(shù)據(jù)存儲器、 D/A 轉換器、低通濾波器組成， 在此設計中的基于 DDS技術的信號發(fā)生器，是通過用單片機編程將控制字并行送入 DDS芯片 AD9850，然后由 AD9850 產生波形輸出，即采用基于相位累加器的數(shù)字頻率合成法，利用直接數(shù)字合成芯片 AD9850 產生波形。 液晶顯示模塊 功能分析 顯示模塊主要的功能就是將采集到的信息 實時的顯示出來。主控模塊接收到其他各模塊發(fā)送過來的信號，經處理，再發(fā)送給顯示模塊，顯示模塊將其顯示出來。本設計采用了LCD12864 液晶顯示器進行數(shù)據(jù)的顯示。 放大 模塊 功能分析 放大模塊主要是對波形的的幅值放大，通過可調電阻使放大倍數(shù)增加，從而使幅值改變，從而達到大范圍的幅值調節(jié)，避免了 DDS 模塊直接輸出小范圍幅值，即此模塊的功能是使波形的幅值可以在一定的范圍內可調。其放大效果較為明顯。 本章小結 本章主要明確了本次設計的技術要求，明確了系統(tǒng)的整體設計，分析了各個功能模塊，并確定了信號產生模塊、控 制模塊、顯示模塊、放大模塊主要元件。為下面的硬件設計打下了基礎。 7第三章 系統(tǒng)硬件設計 單片機控制模塊設計 STC89C52 單片機 主控電路中，以單片機為主體，通過分析鍵盤輸入的數(shù)字值，對 AD9850 寫入相應的控制字。包括中央處理器 CPU、數(shù)據(jù)存貯器 RAM、程序存貯器 ROM、定時器 /計數(shù)器和多種 I/O 接口電路。 （ 1） STC89C52RC 單片機介紹 STC89C52RC單片機是宏晶科技推出的新一代高速 /低功耗 /超強抗干擾的單片機，指令代碼完全兼容傳統(tǒng) 8051單片機， 12時鐘 /機器周期和 6時鐘 /機器周期可以任意選擇。 增強型 8051 單片機， 6 時鐘 /機器周期可以任意選擇，工作電壓： ～ ～，工作頻率范圍： 0～ 40MHz，相當于普通 8051 的 0～ 80MHz，實際工作頻率可達 48MHz，程序空間為 8K 字節(jié)，片上集成 512 字節(jié) RAM，通用 I/O 口（ 32 個），具有看門狗功能，共 3 個 16 位定時器。定時器 T0、 T T2，外部中斷 4 路， 空閑模式下， CPU 停止工作，允許 RAM、定時器 /計數(shù)器、串口、中斷繼續(xù)工作。 STC89C52 的 引腳結構如圖： 圖 31單片機 STC89C52 引腳結構圖 8 時鐘電路 STC89C52 內部振蕩器構成一個高增益反相放大器，引腳 RXD 和 TXD 是放大器的輸入端和輸出端。時鐘可以產生內部或外部的生產方式。該系統(tǒng)采用如圖 32 所示的內部時鐘電路模式， RXD 和 TXD 引腳的外部定時元件，產生自振蕩的內部振蕩器。定時元件通常由石英晶體和電容并聯(lián)諧振電路。晶體振蕩器的頻率可以選擇在 ， 530pF 之間的電容值的電容值的大小選擇的調諧頻率的影響。 復位電路 如圖 33 復位電路，單片機復位初始化?；謴偷较到y(tǒng)啟動狀態(tài)，其主要功能是初始化PC 為 0000h，從 0000h 單元從控制器開始執(zhí)行程序。除正常進入系統(tǒng)初始化，一般情況不會被重置，除非運行錯誤或操作錯誤導致系統(tǒng)死鎖狀態(tài)，時間需按復位鍵重啟。 圖 32 時鐘電路 圖 33復位電路 信號產生模塊設計 DDS 結構 直接數(shù)字頻率合成器（ Direct Digital Synthesizer）是從相位概念出發(fā)直接合成所需波形的一種頻率 合成技術。一個直接數(shù)字頻率合成器由相位累加器、加法器、波形存儲ROM、 D/A 轉換器和低通濾波器（ LPF）構成。 DDS 的原理框圖如圖 34 所示： 圖 34 DDS 原理框圖 其中 K 為頻率控制字、 P 為相位控制字、 W 為波形控制字、 FC 為參考時鐘頻率， N 為相位累加器的字長， D 為 ROM 數(shù)據(jù)位及 D/A 轉換器的字長。相位累加器在時鐘 FC 的控制下 9以步長 K 作累加，輸出的 N 位二進制碼與相位控制字 P、波形控制字 W 相加后作為波形 ROM的地址，對波形 ROM 進行尋址，波形 ROM 輸出 D 位的幅度碼 S(n)經 D/A 轉換器變成階梯波S(t)，再經過低通濾波器平滑后就可以得到合成的信號波形。合成的信號波形形狀取決于波形 ROM 中存放的幅度碼，因此用 DDS 可以產生任意波形 [5]。 累加器 圖 35累加器框圖 由 N 位加法器與 n 位相位累加器級聯(lián)寄存器。在每一個時鐘脈沖的 FC，頻率加法器寄存器輸出控制字 K 和積累的階段，數(shù)據(jù)相加，然后將結果寄存器的數(shù)據(jù)輸入。寄存器時鐘頻率控制字來繼續(xù)與和加法器的作用。在這種方式中，相位的累積作用下的 時鐘相位累加器。當相位累加器是完整的，它會有一個累積溢出，完成一個周期運動。 控制相位的加法器 通過改變相位控制字 P 可以控制輸出信號的相位參數(shù)。這樣的相位加法器的字長度為N，當相位控制字從 0 過渡到 P（ P≠ 0），波形存儲器，相位累加器的輸入的相位控制字 P的輸出，這樣的幅度編碼階段的輸出將增加 P/2n，使一個相移的最終輸出信號。 控制波形的加法器 要控制輸出信號波形可以通過改變波形控制字 W。由于波形存儲器塊不同的波形存儲，當波形控制字被改變，改變的波形控制字的階段后的波形存儲器地址輸入（ 波形地址），這樣即產生相移的最終輸出信號。 D/A 轉換器 D/A 轉換器的合成正弦波模擬