【文章內(nèi)容簡介】 歸并到最鄰近的指定電平的過程稱為 。 95. 用 n個觸發(fā)器構(gòu)成計數(shù)器，可得到最大計數(shù)長度是（ ）。 4. 能實現(xiàn)分時傳送數(shù)據(jù)邏輯功能的是（ ）。 A. TTL 與非門 B. 三態(tài)邏輯門 C. 集電極開路門 D. CMOS 邏輯門 96. 下列觸發(fā)器中，沒有約束條件的是 。 RS 觸發(fā)器 RS觸發(fā)器 RS觸發(fā)器 D觸發(fā)器 電路和異步時序電路比較，其差異在于后者 。 A B C Y A B C Y 0 0 0 0 1 0 0 0 0 0 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 1 1 1 1 1 8 四選一數(shù)據(jù)選擇器的輸出表達式 )()()()( 013012020010 AADAADAADAADF ???? 若用該數(shù)據(jù)選擇器實現(xiàn) 1AF? ,則 D0～ D3 的取值為 ( ). A. 110 ??DD , 032 ??DD B. 030 ??DD , 112 ??DD C. 13210 ???? DDDD D. D0=1， D2=D3=D4=1 A. 不產(chǎn)生競爭冒險 B. 可能產(chǎn)生競爭冒險 C. 輸入信號狀態(tài)改變時 ,可能產(chǎn)生競爭冒險 A. 延時與定時 B. 多諧振蕩器 C. 消除噪聲 D. 接口 A． 65 B. [1000001]BCD C. [01100101]BCD D. [1000001]2 A． ? ?? ?DCBA ?? B. ? ?? ?DCBA ?? C. ? ?? ?DCBA ?? D． （ A+B）（ C+D） A. n B. 2n C . 2n D. 2n1 98. 要使 JK觸發(fā)器的輸出 Q從 1變成 0，它的輸入信號 JK 應為（ ）。 A. 00 B. 01 C. 10 D. 無法確定 99. 用 74LS138 譯碼器實現(xiàn)多輸出邏輯函數(shù)，需要增加若干個（ ） 。 A. 非門 B. 與非門 C. 或門 D. 或非門 100. 下列觸發(fā)器中，沒有約束條件的是 。 RS 觸發(fā)器 RS 觸發(fā)器 RS 觸發(fā)器 D 觸發(fā)器 101. 七段顯示譯碼器是指（ ）的電路。 A. 將二進制代碼轉(zhuǎn)換成 0~9個數(shù)字 B. 將 BCD 碼轉(zhuǎn)換成七段顯示字形信號 C. 將 0~9 個數(shù)轉(zhuǎn)換成 BCD 碼 D. 將七段顯示字形信號轉(zhuǎn)換成 BCD碼 102．欲使 D觸發(fā)器按 Qn+1=Q n工作，應使輸入 D= 。 103. 將幅值上、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為 。 104. 以下電路中可以實現(xiàn)“線與”功能的有 。 10 能實現(xiàn)分時傳送數(shù)據(jù)邏輯功能的是（ ）。 A. TTL 與非門 B. 三態(tài)邏輯門 C. 集電極開路門 D. CMOS 邏輯門 106． CMOS 數(shù)字集成電路與 TTL 數(shù)字集成電路相比突出的優(yōu)點是 。 ，其差異在于后者 。 108. 要使 JK觸發(fā)器的輸出 Q 從 1 變成 0，它的輸入信號 JK 應為（ ）。 A. 00 B. 01 C. 10 D. 無法確定 109．對于 T觸發(fā)器，若原態(tài) Qn=1，欲使新態(tài) Qn+1=1，應使輸入 T= 。 110. 下列觸發(fā)器中，沒有約束條件的是 。 RS 觸發(fā)器 RS 觸發(fā)器 RS 觸發(fā)器 D 觸發(fā)器 111. 邏輯函數(shù)的表示方法中具有唯一性的是 。 A .真值表 112. 邏輯變量的取值１和０可以表示： 。 113 、 若 邏 輯 表 達 式，則下列表達式中與 F 相同的是（ ） 、斷開 、低 、無 a） b） c） 11下列各式中，哪個是三變量 A， B， C的最小項（ ） a） A+B+C b） A+BC c） ABC 11一只四輸入與非門，使其輸出為 0 的 輸入變量組合有（ ）種 a） 15 b） 8 c） 7 d） 1 11組合邏輯電路的輸出取決于（ ） a）輸入信號的現(xiàn)態(tài) b） 輸出信號的現(xiàn)態(tài) c）輸入信號的現(xiàn)態(tài)和輸出信號變化前的狀態(tài) 11編碼電路和譯碼電路中，（ ）電路的輸出是二進制代碼。 a）編碼 b） 譯碼 c） 編碼和譯碼 11組合邏輯電路的競爭冒險是指（ ） a）輸入信號有干擾時，在輸出端產(chǎn) 生了干擾脈沖 b）輸入信號狀態(tài)改變時，輸出端可能出現(xiàn)的 虛假信號 c）輸入信號不變時，輸出端可能出現(xiàn)的虛假信號 11為避免一次變化現(xiàn)象，應采用（ ）的觸發(fā)器 a）主從觸發(fā) b）邊沿觸發(fā) c）電平觸發(fā) 1欲構(gòu)成能記最大十進制數(shù)為 999 的計數(shù)器，至少需要（ ）片十進制加法計數(shù)器，或（ ）片 4 位二進制加法計數(shù)器芯片。 a） 3 b） 10 c） 100 12 D/A 轉(zhuǎn)換器的轉(zhuǎn)換精度通常用（ ） 來描述 a）分辨率 b）轉(zhuǎn)換誤差 c）分辨率和轉(zhuǎn)換誤差 12通常寄存器應具有（ ）功能 a）存數(shù)和取數(shù) b）清零與置數(shù) c）兩者皆有 12若一個邏輯函數(shù)由三個變量組成，則最小項共有（ ）。 a） 3 b） 4 c） 8 12下列說法，哪一個不是邏輯函數(shù)的表示方法（ ）。 A真值表和邏輯表達式 b卡諾圖和邏輯圖 c 波形圖和狀態(tài)表 12電路如圖 1所示，則輸出 F的表達式為（ ）。 （ a） F=A+B+C （ b） F=ABC （ c） F=（ A+B+C） 12組合電路的分析是指（ ）。 a已知邏輯圖，求解邏輯表達式的過程 b已知真值表，求解邏輯功能的過程 c已知邏輯圖，求解邏輯功能的過程 12 3線 —— 8線譯碼器電路是（ ）譯碼器。 a 3線二進制 b 三進制 c 三 —— 八進制 12下列哪種說法可以消除組合電路的競爭冒險（ ）。 a 輸入狀態(tài)不變 b 加精密的電源 c 接濾波電容 12存在一次變化現(xiàn)象的是（ ）觸發(fā)器。 a 主從型 b JK c RS 和 JK 1 n位二進制加法計數(shù)器有（ ）個狀態(tài)，最大計數(shù)值是（ ）。 a 2n1 b2n c 2n1 13 n位 D/A 轉(zhuǎn)換器的分辨率可表示為（ ）。 a 1/2n11 b 1/2n1 c 1/2n 13寄存器在電路組成上的特點是（ ）。 a 有 CP輸入端，無數(shù)碼輸入端 b 有 CP輸入端和數(shù)碼輸入端 c 無 CP輸入端，有數(shù)碼輸入端 (101011111)2=( )16＝（ ） 8421BCD ， (3B)16=( )10＝（ ） 8421BCD （ ）、（ ）、（ ）。 =AB+AC 的對偶式為（ ）。 ：（ ）、（ ）、（ ），在數(shù)字電路中三極管一般作為開關元件使用，即工作在（ ）和（ ） 8位二進制信息，要（ ）個觸發(fā)器。 觸發(fā)器特征方程為 。 1．邏輯函數(shù)的表達形式主要有 ， ， ， 四種。 2．完成下列的數(shù)制轉(zhuǎn)換 （ 1）、（ 255） 10=（ ） 2=（ ） 16=（ ） 8421BCD （ 2）、（ 3FF） 16=（ ） 2=（ ） 10=（ ） 8421BCD 3．使用 或非 門做反相器使用其他輸 入端應接 電平 、 異或 門做反相器使用其他輸入