【文章內(nèi)容簡介】 圖 19 三態(tài)門應(yīng)用電路 OC 與非門實現(xiàn)線與功能 1) 調(diào)節(jié)上拉電阻 RP，使 74LS22 正常驅(qū)動 6 個反相器（ 74LS04），其中 VCC=5V，記錄的 RPmin范圍 的數(shù)值 。 2) 參考圖 13 所示電路的線與功能，實現(xiàn)邏輯功能： CDABCDABFFF ?????? 21 15 將 74LS126 中三態(tài)門按圖 19 連接，先使兩個控制端均為 0，然后輪流使其中一個為 1（注意不允許同一時刻有兩個以上控制端同時為 1）。在門的輸入端分別加不同頻率的方波信號（例如 f1=5KHz 及 f2=100Hz），觀察并記錄輸出 F 的波形。 五、實驗思考 與非門輸入端懸空可以看成邏輯“ 1”還是邏輯“ 0”？ 在什么情況下與非門輸出高電平或低電平？其電壓值分別等于多少？ TTL 門的輸出端可短接電源或接地嗎？ TTL 門的輸出端能否并聯(lián)使用？ 16 實驗二 數(shù)據(jù)選擇器應(yīng)用 一、實驗?zāi)康? 掌握數(shù)據(jù) 選擇器基本電路的構(gòu)成及電路原理。 掌握數(shù)據(jù)選擇器的邏輯功能和它的測試方法。 掌握應(yīng)用數(shù)據(jù)選擇器組成其它邏輯電路的方法。 二、 實驗設(shè)備與器件 序號 儀器或器件名稱 型號或規(guī)格 數(shù)量 1 數(shù)字邏輯電路實驗箱 1 2 74LS151 2 3 74LS04 1 4 74LS00 1 三、實驗原理 數(shù)據(jù)選擇功能是指通過選擇，把多個通道的數(shù)據(jù)傳送到唯一的公共數(shù)據(jù)通道上。實現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。它可被看作一個多輸入、單輸出的單刀多擲開關(guān)，所以數(shù)據(jù)選擇器也可以稱為多路開關(guān)，是又一 種重要的組合邏輯部件。在控制端的作用下，數(shù)據(jù)可以實現(xiàn)從多路數(shù)據(jù)傳輸中選擇任何一路信號輸出，選擇的控制由特設(shè)的端口編碼決定，稱為地址碼，數(shù)據(jù)選擇器可以完成多路信號的分時傳輸、組合邏輯函數(shù)的構(gòu)成、數(shù)據(jù)的并 串轉(zhuǎn)換和譯碼等功能。 本實驗采用的邏輯器件為 TTL 的 74LS151，它為互補輸出的 8 選 1 數(shù)據(jù)選擇器，外形為雙列直插，引腳排列如圖 21 所示，邏輯符號如圖 22 所示。其中 D0、 D D D D DD D7 為 8 個數(shù)據(jù)輸入端；具有 2 個互補輸出端， Q 為同相輸出端， Q 為反相輸出端 ； A0、A A2 為數(shù)據(jù)選擇器的 3 個控制端（地址碼）； S 為使能端，低電平有效。 74LS151 的功能表見表 21。 圖 21 74LS151 引腳排列圖 圖 22 74LS151 邏輯符號 17 表 21 74LS151 的功能表 輸 入 輸 出 S A2 A1 A0 Q Q 1 0 1 0 0 0 0 D0 D0 0 0 0 1 D1 D1 0 0 1 0 D2 D2 0 0 1 1 D3 D3 0 1 0 0 D4 D4 0 1 0 1 D5 D5 0 1 1 0 D6 D6 0 1 1 1 D7 D7 四、實驗內(nèi)容 驗證 74LS151 的邏輯功能 地址端 A0、 A A2，數(shù)據(jù)端 D0~D7，使能端 S 接邏輯開關(guān)，輸出端 Q 接邏輯電平顯示器，按 74LS151 功能表逐項進行測試，記錄測試結(jié)果。 用 8 選 1 數(shù)據(jù)選擇器 74LS151 設(shè)計 3 輸入多數(shù)表決電路。 用二片 8 選 1 數(shù)據(jù)選擇器和 TTL 與非門實現(xiàn)函數(shù)： F（ A， B， C， D） =Σ m（ 1， 5， 6， 7， 9， 11）。 （ Di=0 或 1） 實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換，如圖 23 所示 圖 23 并行數(shù)據(jù)到串行數(shù)據(jù)轉(zhuǎn)換 圖 五、實驗思考 怎樣用 一 塊 74LS151 構(gòu)成 16 選 1 電路 ？ 18 實驗三 全加器應(yīng)用 一、實驗?zāi)康? 掌握 74LS283 全加器的邏輯功能和特點。 了解算術(shù)運算電路的結(jié)構(gòu)。 學(xué)習(xí)全加器的應(yīng)用。 二、 實驗設(shè)備與器件 序號 儀器或器件名稱 型號或規(guī)格 數(shù)量 1 數(shù)字邏輯電路實驗箱 1 2 74LS283 2 3 74LS04 1 4 74LS86 1 5 74LS00 1 三、實驗原理 圖 31 74LS283 引腳圖 圖 32 74LS283 邏輯功能圖 全加器是一種廣義名稱，就其電路的結(jié)構(gòu)而言，它是一種二進制運算的單元電路。從器件角度看，它是一種最基本的二進制算術(shù)運算器件。實際的加法運算，必須同時考慮由低位的進位，這種由被加數(shù)、加數(shù)和一個來自低位的進位數(shù)三者相加的運算稱為全加運算。執(zhí)行這種運算的器件稱為全加器。本實驗采用的邏輯器件為 4 位全加器，即 TTL 雙極型數(shù)字集成電路 74LS283，它是組合邏輯電路，特點是 超前進位，因此運算速度很快，其外形為雙列直插，引腳排列如圖 31 所示，邏輯符號如圖 32 所示。它有兩組 4 位二進制數(shù)輸入 A4 A3 A2 AB4 B3 B2 B1，一個向最低位的進位輸入端 CI，有一組二進制數(shù)輸出 S4S3S2S1，一個最高位的進位輸出端 C4，算術(shù)加法運算關(guān)系式見上所列。利用 74LS283 可以實現(xiàn)一些算術(shù)運算。 （ 1）兩個 4 位二進制數(shù)相加 因為 74LS283 本身是全加器，所以可以直接進行 4 位二進制數(shù)加法，例如令：A4 A3 A2A1=1000， B4 B3 B2 B1=1001， CI=0，則輸出為 C4S4S3S2S1=10001。有些碼組變換存在加法關(guān)系，如 8421BCD 碼轉(zhuǎn)換至余 3 碼，只要在 8421BCD 碼基礎(chǔ)上加 3（ 0011）即可實現(xiàn)變換。 19 （ 2）兩個 4 位二進制數(shù)相減 兩個 4 位二進制數(shù)相減可以看做兩個帶符號的 4 位二進制數(shù)相加，即原碼的相減變?yōu)檠a碼的相加，而正數(shù)的補碼就是本身，負(fù)數(shù)的補碼是反碼加 1，這樣， AB=A+（ B），就可利用74LS283 實現(xiàn)減法運算。 A 數(shù)照常輸入， B 數(shù)通過反相器輸入，加 1 可以使 CI=1 得到，這樣輸出的結(jié)果就是兩數(shù)之差，但是這個結(jié)果為補碼，要通過 C4 來判別結(jié)果的正負(fù)。例如 63（原碼 01100011）轉(zhuǎn)化為補碼相加 0110+1101=10011 這里 C4=1，結(jié)果為正數(shù)，補碼 0011 等于原碼，即結(jié)果為 +3；而 36（原碼 00110110）轉(zhuǎn)化為補碼相加 0011+1010=01101 這里 C4=0，結(jié)果為負(fù)數(shù)，補碼 1101 還要再求補一次才能得到正確的原碼， 1101 求補為 0011，即結(jié)果為 3。按習(xí)慣，把 CO 通過非門作為符號位。邏輯電路見圖 33。其中， 74LS86 引腳排列如圖 34 所示，邏輯符號如圖 35 所示。 74LS04 引腳排列如圖 36 所示，邏輯符號如圖 37 所示。 圖 33 實現(xiàn)兩個 4 位二進制數(shù)減法電路圖 圖 34 74LS86 引腳圖 圖 35 74LS86 邏輯功能圖 圖 36 74LS04 引腳圖 圖 37 74LS04 邏輯功能圖 圖 38 用 74LS283 實現(xiàn) 8 位二進制加法電路圖 20 四、實驗內(nèi)容 用二片 4 位二進制加法器實現(xiàn) 8 位二進制加法 用兩塊 74LS283 完成級聯(lián)，邏輯電路見圖 38。分別用 17 個開關(guān)表示輸入 A、 B 及 CI，這 17 個開關(guān)按次序從左到右代表 A8A7A6 A5 A4 A3A2 A B8 B7 B6 B5 B4 B3 B2 B CI，輸出分別接 9個 指示燈，也是按次序從左到右代表 C8S8S7S6S5S4S3S2S1。改變開關(guān)狀態(tài)，觀察 9 個指示燈的變化，記錄四組數(shù)據(jù)： 表 31 A8 A7 A6 A5 A4 A3 A2 A1 B8 B7 B6 B5 B4 B3 B2 B1 C8 S8 S7 S6 S5 S4 S3 S2 S1 0 0 1 1 1 0 0 1 0 1 0 1 0 0 0 1 0 0 1 1 1 0 0 1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 0 0 1 1 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1 1 0 1 實現(xiàn)碼組轉(zhuǎn)換 利用上述實驗電路，在 A 處輸入 8421BCD 碼， B 和 CI 選取適當(dāng)值，輸出 S4S3S2S1，要求是余 3 碼。依此改變 A，觀察指示燈的變化，記錄： 表 32 8421BCD 碼 余 3 碼 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 實現(xiàn)兩個 4 位二進制數(shù)的減法 直接利用 74LS283 器件，分別用 9 個開關(guān)表示輸入 A、 B 及 CI，這 9 個開關(guān)按次序從左到右代表 A4A3 A2 A B4 B3 B2 B CI，輸出分別接 5 個指示燈，也是按次序從左到右代表L5L4L3L2L1。改變開關(guān)狀態(tài)，觀察 5 個指示燈的變化，記錄四組數(shù)據(jù)： 21 表 33 A4 A3 A2 A1 B4 B3 B2 B1 CI L5 L4 L3 L2 L1 0 1 1 1 0 0 1 1 0 0 1 1 0 1 1 1 1 0 0 1 0 1 0 0 0 1 0 0 1 0 0 1 五、實驗思考 如何利用全加器 74LS283 實現(xiàn)余 3 碼至 8421BCD 碼的轉(zhuǎn)換？ 22 實驗 四 組合邏輯電路的設(shè)計 一、實驗?zāi)康? 掌握組合邏輯電路的一般設(shè)計方法。 掌握基本門電路在組合邏輯電路中的作用。 掌握各種邏輯門的應(yīng)用。 二、 實驗設(shè)備與器件 序號 儀器或器件名稱 型號或規(guī)格 數(shù)量 1 數(shù)字邏輯電路實驗箱 1 2 數(shù)字萬用表 1 3 74LS00 1 4 74LS04 1 5 74LS10 1 6 74LS20 1 三、實驗原理 根據(jù)給出的實際邏輯問題，求出實現(xiàn)這一邏輯功能的最簡單邏輯電路，這就是設(shè)計組合邏輯電路時要求完成的工作。組合電路設(shè)計的一般步驟下： 根據(jù)任務(wù)要求列出真值表； 通過對卡諾圖或邏輯表達式的化簡，得出最簡的邏輯函數(shù)表達式； 簡化和變換邏輯表達式，從而畫出邏輯圖。至此，原理性設(shè)計基本完成。 以上設(shè)計過程中，邏輯問題最關(guān)鍵，如果題意理解錯誤，則設(shè)計出來的電路就不能符合要求；同時，邏輯函數(shù)的化簡也是一個重要的環(huán)節(jié)，通過化簡，可以用較少的邏輯門實現(xiàn)相同的邏輯功能，這樣一來，就降低成本、節(jié)約器件及增加電路可靠性，隨著集成電路的發(fā)展，化簡的意義已經(jīng)演變成為怎樣使電路最佳，所以，設(shè)計中必須考慮電路的穩(wěn)定性，即有無競爭冒險現(xiàn)象，競爭冒險 會影響電路的正常工作，如果設(shè)計的電路有競爭冒險現(xiàn)象，則需要采用合適的方法予以消除。 常見的中規(guī)模組合電路器件很多，其中 74LS20（ 4 輸入二與非門）引腳排列如圖 41 所 23 示，邏輯符號如圖 42 所示。本實驗主要用小規(guī)模門電路來模擬，并驗證之。 圖 41 74LS20 引腳圖 42 74LS20 邏輯功能圖 四、實驗內(nèi)容 設(shè) A、 B、 C 為某保密鎖的 3 個按鍵，當(dāng) A 鍵單獨按下時，鎖既不打開也不報警；只有當(dāng)A、 B、 C 或者 A、 B 或者 A、 C 分別同時按下時，鎖才能被打開，當(dāng)不符合上述組合 狀態(tài)時，將發(fā)出報警信息，試用與非門設(shè)計此保密鎖的邏輯電路。 試用 TTL 與非門電路，設(shè)計 3 位奇校驗（ 0~7）電路。 *一熱水器如圖 43 所示，圖中虛線表示水位， A、 B、 C 電極被水浸沒時會有信號輸出。水面在 A、 B 間時為正常狀態(tài)，綠燈 G 亮；水面在 B、 C 間或 A 以上時為異常狀態(tài)，黃燈 Y亮；水面在 C 以下為危險狀態(tài)，紅燈 R 亮。試用與非門設(shè)計實現(xiàn)該邏輯功能的電路。 圖 43 熱水器示意圖 五、實驗思考 冒險會不會影響組合電路的正常工作？ 最簡的組合電路是否就是最佳的