數(shù)字電子技術(shù)基礎(chǔ)簡(jiǎn)明教程復(fù)習(xí)題(編輯修改稿)
2024-08-21 21:28 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 C、1100100 D、11000100 A＋BC＝( C )。 A、A B、BC C、(A＋B)?(A＋C) D、A＋C 對(duì)于n個(gè)變量而言，最小項(xiàng)共有( C )。 A、2n B、n2 C、2n 兩者的關(guān)系是( A )。 A、 B、 C、 有三個(gè)輸入端的或非門(mén)電路，要求輸出高電平，其輸入端應(yīng)是( C )。 A、全部為高電平 B、至少一個(gè)端為高電平 C、全部為低電平 D、至少一個(gè)端為低電平 具有“線與”邏輯功能的門(mén)電路有( B )。 A、三態(tài)門(mén) B、集電極開(kāi)路門(mén) C、與門(mén) D、或門(mén) 對(duì)于負(fù)邏輯而言，某邏輯電路為與門(mén)，則對(duì)于正邏輯而言，該電路為( C )。 A、與非門(mén) B、或非門(mén) C、 或門(mén) D、與門(mén) 集電極開(kāi)路門(mén)(OC門(mén))在使用時(shí)須在( B )之間接一電阻。 A、輸出與地 B、輸出與電源 C、輸出與輸入 ，當(dāng)輸入為0和1時(shí)，輸出不是1的門(mén)是（ B ）。 A、與非門(mén) B、或非門(mén) C、異或門(mén) 1若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為( B )位。 A、5 B、6 C、10 D、50 1如需要判斷兩個(gè)二進(jìn)制數(shù)的大小或相等，可以使用( D )電路。 A、譯碼器 B、編碼器 C、數(shù)據(jù)選擇器 D、數(shù)據(jù)比較器 1八輸入的編碼器按二進(jìn)制編碼時(shí)，輸出端的個(gè)數(shù)是（ B ）。 A、2個(gè) B、 3個(gè) C、4個(gè) D、8個(gè) 1和數(shù)據(jù)分配器使用相同型號(hào)MSI的組合邏輯電路是( A )。見(jiàn)P194 A、譯碼器 B、編碼器 C、數(shù)據(jù)選擇器 D、數(shù)據(jù)比較器 1擴(kuò)展為5線24線譯碼器所使用的74LS138的片數(shù)為( B )。見(jiàn)P179 A、2片 B、3片 C、4片 D、5片 1數(shù)據(jù)分配器輸入端的個(gè)數(shù)是( B )。 A、2個(gè) B、1個(gè) C、4個(gè) D、8個(gè) 1不能用來(lái)實(shí)現(xiàn)邏輯函數(shù)的組合邏輯電路是( C )。 A、譯碼器 B、數(shù)據(jù)選擇器 C、數(shù)據(jù)比較器 D、數(shù)據(jù)分配器 1不能用來(lái)消除競(jìng)爭(zhēng)冒險(xiǎn)的方法是( B )。 A、引入選通脈沖 B、增加無(wú)關(guān)項(xiàng) C、增加冗余項(xiàng) D、接入濾波電容 1將1K 的RAM擴(kuò)展為 8K 的RAM需用的組合邏輯電路是( B )。 A、2線4線編碼器 B、3線8線譯碼器 C、2線4線譯碼器 D、3線8線編碼器 由與非門(mén)組成的RS觸發(fā)器不允許輸入的變量組合是（ A ）。 A、00 B、01 C、10 D、11 2已知R、S是或非門(mén)構(gòu)成的基本RS觸發(fā)器輸入端，則約束條件為(
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1