集成電路設(shè)計(jì)技術(shù)與工具ch05mos場(chǎng)效應(yīng)管的特性(編輯修改稿)
2025-02-14 20:09 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 086734123517383929625762Cross view of parasitic capacitor of CMOS technology MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 27 MOSFET的閾值電壓 VT 閾值電壓是 MOS器件的一個(gè)重要參數(shù)。按 MOS溝道隨柵壓正向和負(fù)向增加而形成或消失的機(jī)理，存在著兩種類(lèi)型的 MOS器件： ?耗盡型 ( Depletion)： 溝道在 Vgs=0時(shí)已經(jīng)存在 。 當(dāng)Vgs“負(fù) ” 到一定程度時(shí)截止 。 一般情況 ， 這類(lèi)器件用作負(fù)載 。 ?增強(qiáng)型 (Enhancement)： 在正常情況下它是截止的 ，只有當(dāng) Vgs“正 ” 到一定程度 ， 才會(huì)導(dǎo)通 ， 故用作開(kāi)關(guān) 。 MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 28 VT的組成 ? 概念上講 , VT就是將柵極下面的 Si表面從 P型 Si變?yōu)?N型 Si所必要的電壓 。 它 由兩個(gè)分量組成 , 即 : VT= Us+ Vox ? Us : Si表面電位 。 ? Vox: SiO2層上的壓降 。 圖 MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 29 1. Us 的計(jì)算 ? 將柵極下面的 Si表面從 P/N型 Si變?yōu)?N/P型 Si所必要的電壓 Us 與襯底濃度 Na有關(guān) 。 ? 在半導(dǎo)體理論中 ， P型半導(dǎo)體的費(fèi)米能級(jí)是靠近滿(mǎn)帶的 ，而 N型半導(dǎo)體的費(fèi)米能級(jí)則是靠近導(dǎo)帶的 。 要想把 P型變?yōu)?N型 ， 外加電壓必須補(bǔ)償這兩個(gè)費(fèi)米能級(jí)之差 。 所以有 : ???????????iabpS nNqkTqU ln22圖 MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 30 2. Vox的計(jì)算 ? Vox根據(jù)右圖 從金屬到氧化物到 Si襯底Xm處的 電場(chǎng)分布曲線(xiàn)導(dǎo)出 : ? ?aiaSioxaNqnNkTCqNV2ox/ln4 ??0XM O St ox XmEoxE 0Ex mE(X)MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 31 ? ?aiaSioxaiaoxsT NqnNkTCqNnNqkTVUV2/ln4ln2 ?????VT的理想計(jì)算公式 在工藝環(huán)境確定后 ， MOS管的閾值電壓 VT主要決定于： 1. 襯底的摻雜濃度 Na。 2. Cox MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 32 MOSFET的體效應(yīng) 前面的推導(dǎo)都假設(shè)源極和襯底都接地 ， 認(rèn)為 Vgs是加在柵極與襯底之間的 。 實(shí)際上 ， 在許多場(chǎng)合 ， 源極與襯底并不連接在一起 。 通常 ， 襯底是接地的 ， 但源極未必接地 ,源極不接地時(shí)對(duì) VT值的影響稱(chēng)為體效應(yīng) (Body Effect)。 圖 MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 33 圖 某一 CMOS工藝條件下， NMOS閾值 電壓隨源極 襯底電壓的變化曲線(xiàn) MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 34 MOSFET的溫度特性 MOSFET的溫度特性主要來(lái)源于溝道中載流子的遷移率 181。 和閾值電壓 VT隨溫度的變化。 載流子的遷移率隨溫度變化的基本特征是： T? ? 181。 ? 由于 所以， T? ? gm? 閾值電壓 VT的絕對(duì)值同樣是隨溫度的升高而減?。? T? ? ?VT?? ??VT(T)?? (2 ? 4) mV/176。 C ?VT?的變化與襯底的雜質(zhì)濃度 Ni和氧化層的厚 度 tox有關(guān)： (Ni ?, tox?) ? ??VT(T)? ? ? ?Tgsoxm VVLWtg ????MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 35 MOSFET的噪聲 MOSFET的噪聲來(lái)源主要由兩部分： ? 熱噪聲 (thermal noise) ? 閃爍噪聲 (flicker noise， 1/fnoise) MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 36 MOSFET的噪聲 (續(xù) ) ? 熱噪聲是由溝道內(nèi)載流子的無(wú)規(guī)則熱運(yùn)動(dòng)造成 的，通過(guò)溝道電阻生成熱噪聲電壓 veg(T， t)， 其等效電壓值可近似表達(dá)為 ?f為所研究的頻帶寬度 , T是絕對(duì)溫度 . ? 設(shè) MOS模擬電路工作在飽和區(qū) , gm可寫(xiě)為 所以， 結(jié)論： 增加 MOS的柵寬和偏置電流，可減小器件的熱噪聲 。 fgTv ???m2eg 32DSoxm2 ILtWg ?????? 2eg vW ??? 2eg vI dsMOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 37 ? 閃爍噪聲 (flicker noise， 1/f noise)的形成機(jī)理： 溝 道處 SiO2與 Si界面上電子的充放電而引起 。 閃爍噪聲的等效電壓值可表達(dá)為 K2是一個(gè)系數(shù)，典型值為 3?1024V2F/Hz。 因?yàn)? ??1，所以閃爍噪聲被稱(chēng)之為 1/f 噪聲 。 ? 電路設(shè)計(jì)時(shí)， 增加?xùn)砰L(zhǎng) W， 可降低閃爍噪聲。 ffWLtKv f ?? ?? 1ox22/1MOSFET的噪聲 (續(xù) ) MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 38 ?兩點(diǎn)重要說(shuō)明： 1. 有源器件的噪聲特性對(duì)于小信號(hào)放大器和 振蕩器等模擬電路 的 設(shè)計(jì)是至關(guān)重要的； 2. 所有 FET(MOSFET, MESFET等 )的 1/f 噪聲都高出相應(yīng)的 BJT的 1/f 噪聲約 10倍 。這一特征在考慮振蕩器電路方案時(shí)必須要給予重視 。 MOSFET的噪聲 (續(xù) ) MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 39 MOSFET尺寸按比例縮小 (Scalingdown) MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 40 MOSFET尺寸縮小對(duì)器件性能的影響 ? MOSFET特性 ： ?非飽和區(qū) ? ? 飽和區(qū) ? ? ?????? ??? 2dsdsTgsoxds 21 VVVVLWtI??? ? 2Tgsoxds 2 VVLWtI ?? ??MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 41 結(jié)論 1： L ? ? Ids ? tox? ? Ids ? L? + tox? ? Ids ? ? 減小 L和 tox引起 MOSFET的電流控制能力提高 結(jié)論 2： W? ? Ids? ? P? 減小 W引起 MOSFET的電流控制能力和輸出功率減小 結(jié)論 3： ( L? + tox?+W?)?Ids=C ? AMOS? 同時(shí)減小 L， tox和 W， 可保持 Ids不變，但導(dǎo)致 器件占用面積減小，電路集成度提高。 總 結(jié)論： 縮小 MOSFET尺寸是 VLSI發(fā)展的總趨勢(shì) ！ MOSFET尺寸縮小對(duì)器件性能的影響 MOSFET 補(bǔ)充內(nèi)容 ? 2022/2/14 42 ? 減小 L引起的問(wèn)題： L??Vds=C ? (Ech?， Vdsmax?) 即 在 Vds?Vdsmax=VDD不變的情況下 ， 減小 L將導(dǎo)致?lián)舸╇妷航档?。 解決方案：減小 L的同時(shí)降低電源電壓 VDD。 降低電源電壓的關(guān)鍵： 降低開(kāi)啟電壓 VT MOSFET尺寸縮小對(duì)器件性能的影響 圖 MOSFET 補(bǔ)充內(nèi)容 ? 202
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1