【文章內(nèi)容簡介】 存比 cache慢４倍 ， 已知主存存取周期為200ns， 求 cahce／主存系統(tǒng)的效率和平均訪問時間 解 : ∵ r = t m/t c = 4 ∴ t c = t m /4 = 50ns e = 1/[r+(1r)h] = 1/[4+(14) ] t a = t c /e = t c [43 ] = 50 = 53ns 應(yīng) 用 題 ? 有一個１６ K 16位的存儲器 ， 由 1K 4位的 DRAM芯片構(gòu)成 （ 芯片是64 64結(jié)構(gòu) ） 。 問： (1)共需要多少 RAM芯片 ？ (2)存儲體的組成框圖 (3)采用異步刷新方式 ， 如單元刷新間隔不超過２ ms， 則刷新信號周期是多少 (4)如采用集中刷新方式 ， 存儲器刷新一遍最少用多少讀／寫周期 ？ 死時間率是多少 ？ 應(yīng) 用 題 解： （ 1） 存儲器的總?cè)萘繛?16K 16位 =256K位 ， 所以用 RAM芯片為 4K位 ， 故芯片總數(shù)為 256K位 /4K位 = 64片 （ 2） 由于存儲單元數(shù)為 16K， 故地址長度為 14位 （ 設(shè) A13~A0） 。 芯片單元數(shù)為 1K則占用地址長度為 10位 （ A9~A0） 。 每一組 16位 （ 4片 ） ， 共16組 ， 組與組間譯碼采用 4： 16譯碼 。 應(yīng) 用 題 (3) 采用異步刷新方式 ， 在 2ms時間內(nèi)分散地把芯片 64行刷新一遍 ， 故刷新信號的時間間隔為 2ms/64 = ， 即可取刷新信號周期為 30μs （ 4） 如采用集中刷新方式 ， 假定 T為讀 /寫周期 ， 則所需刷新時間為 64T。設(shè) T單位為 μs ， 2ms=2022μs， 則死時間率 = 64T/2022 100% 應(yīng) 用 題 ? CPU的地址總線 16根 （ A15—A0， A0是低位 ） ， 雙向數(shù)據(jù)總線 16根(D15—D0)， 控制總線中與主存有關(guān)的信號有 MREQ(允許訪存 ， 低電平有效 )， R/W(高電平讀命令 ， 低電平寫命令 )。 主存地址空間分配如下：0—8191為系統(tǒng)程序區(qū) ， 由 EPROM芯片組成 ， 從 8192起一共 32K地址空間為用戶程序區(qū) ， 最后 （ 最大地址 ） 4K地址空間為系統(tǒng)程序工作區(qū) 。上述地址為十進制 ， 按字編址 。 現(xiàn)有如下芯片： EPROM : 8K 16位 （ 控制端僅有 CS） ,16K 8位 SRAM :16K 1位 ， 2K 8位 , 4K 16位 ， 8K 16位 請從上述芯片中選擇芯片設(shè)計該計算機的主存儲器 ， 畫出主存邏輯框圖 ，注意畫選片邏輯 （ 可選用門電路及譯碼器 ） 。 應(yīng) 用 題 ? 解 : 根據(jù)給定條件 ,選用 EPROM: 8K 16位 芯片 1片 SRAM: 8K 16位芯片 4片 4K 16位芯片 1片 3:8譯碼器 1片 ,與非門和反向器 應(yīng) 用 題 應(yīng) 用 題 ? 某機字長 16位 ， 常規(guī)設(shè)計的存儲空間 Ц ≤ 32K, 若將存儲空間擴至 256K,請?zhí)岢鲆环N可能方案 。 解： 可采用多體交叉的存取方案 ， 即將主存分成８個相互獨立 ， 容量相同的模塊 M0, M1 ,M2,…… , M7,每個模塊３２ K 16位 。 它們各自具備一套地址寄存器 ， 數(shù)據(jù)緩沖器 ， 各自以等同的方式與 CPU傳遞信息 . CPU訪問８個存儲模塊 ， 可采用兩種方式：一種是在存取周期內(nèi) ， 同時訪問８個存儲模塊 ， 由存儲器控制它們分時使用總線進行信息傳遞 。另一種方式是：在一個存取周期內(nèi)分時訪問每個體 ， 即每經(jīng)過１／８存取周期就訪問一個模塊 。 這樣 ， 對每個模塊而言 ， 從 CPU給出訪存操作命令直到讀出信息仍然是一個存取周期時間 。 而對 CPU來說 ， 它可以在一個存取周期內(nèi)連續(xù)訪問８個存儲體 ,各體的讀寫過程將重疊 （ 并行 ）進行 。 應(yīng) 用 題 應(yīng) 用 題 ? 用 16K 1位的動態(tài) RAM芯片構(gòu)成 64K 8位的存儲器 ， 要求： (1)畫出該存儲器組成的邏輯框圖 (2)設(shè)存儲器的讀寫周期均為 s， CPU在 1μ s 內(nèi)至少要訪問內(nèi)存一次 。試問采用那種刷新方式比較合理 ？ 兩次刷新的最大時間間隔是多少 ？ 對全部存儲單元刷新一遍所需的實際刷新時間是多少 ？ 解 : （ 1） 根據(jù)題意 ， 存儲器總?cè)萘繛?64KB， 故地址線總需 16位 。 現(xiàn)使用16K 1位的 DRAM芯片 ， 共需 32片 。 芯片本身地址線占 14位 ， 所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來組成整個存儲器 應(yīng) 用 題 應(yīng) 用 題 (2)根據(jù)已知條件 ， CPU在 1μ s內(nèi)至少需要訪存一次 ， 所以整個存儲器的平均讀 /寫周期與單個存儲器片的讀 /寫周期相差不多 ， 應(yīng)采用異步式刷新方式比較合理 。 對 DRAM存儲器來講 ， 兩次刷新的最大時間間隔是 2ms。 DRAM芯片讀 /寫周期為 s。 假定 16K 1位的 RAM芯片由 128 128矩陣存儲元構(gòu)成 ， 刷新時只對 128行進行異步式刷新 ， 則刷新間隔為2ms/128 = s， 可取刷新信號周期為 15μ s。 應(yīng) 用 題 ? 某機器中 ， 配有一個 ROM芯片 ， 地址空間 0000H—3FFFH。 現(xiàn)在再用幾個 16K 8的芯片構(gòu)成一個 32K 8的 RAM區(qū)域 ， 便其地址空間為8000H—FFFFH。 假設(shè)此 RAM芯片有 CS和 WE信號控制端 。 CPU地址總線為 A15—A0,數(shù)據(jù)總線為 D7—D0,控制信號為 RD(讀 )， WR(寫 )，MREQ(存儲器請求 )， 當且僅當 MREQ和 RD（ 或 WR） 同時有效時 ，CPU才能對有存儲器進行讀 (或?qū)?)， 試畫出此 CPU與上述 ROM芯片和RAM芯片的連接圖 。 應(yīng) 用 題 應(yīng) 用 題 ? 一片 EDRAM的存儲容量為 1M 4位 ， 其中 Sel為片選信號 ， RAS為行選通信號 ， CAS為列選通信號 ， Ref為刷新信號 ， A0~A10為地址輸入信號 。請設(shè)計一個 1M 32位的存儲器 。 其存儲容量是多少 ？ 畫出組成模塊圖 。 解： 8個芯片共用片選信號 Sel， 行選通信號 RAS， 刷新信號 Ref和地址輸入信號 A0A10， 兩片 EDRAM芯片的列選通信號 CAS連在一起 ， 形成一個 1M 8位 （ 1`MB）的片組 。 再由 4個片組組成一個 1M 32位 （ 4MB） 的存儲模塊 。 4個組的列選通信號 CAS3CAS0分別與 CPU送出的 4個字節(jié)允許信號 BE3BE0相對應(yīng) ，以允許存取 8位的字節(jié)或 16位的字 。 當進行 32位存取時 ， BE3BE0全無效 ，此時認為存儲地址的 A1A0位為 00（ CPU沒有 A1， A0輸出引腳 ） ， 也即存儲地址 A23A0為 4的整數(shù)倍 。 其中最高 2位 A23A22用作模塊選擇 ， 它們的譯碼輸出分別驅(qū)動 4個模塊的片選信號 Sel。 若配置 4個這樣的 4MB模塊 ，存儲器容量可達 16MB。 模塊圖如下圖所示 . 應(yīng) 用 題 第四章習(xí)題 分 析 題 ? 下表列出 pentium機的 9種尋址方式名稱及有關(guān)說明 ， 請寫出對應(yīng)尋址方式的有效地址 E的計算方法 。 Pentium機尋址方式 序 號 尋址方式名稱 說 明 （ 1 ） 立 即 操作數(shù)在指令中 （ 2 ） 寄存器 操作數(shù)在某寄存器中，指令給出寄存器號 （ 3 ） 直 接 D isp 為偏移量 （ 4 ） 基 值 B 為基值寄存器 （ 5 ） 基值 + 偏移量 （ 6 ） 比例變址 + 偏移量 I 為變址寄存器， S 為比例因子 （ 7 ） 基值 + 變址 + 偏移量 （ 8 ） 基值 + 比例變址 + 偏移量 （ 9 ） 相 對 PC 為程序計算器分 析 題 解： (1) 操作數(shù)在指令中 (2) E=(