【正文】 ② 將 AC0的內(nèi)容存放到 DM中某個(gè)位置 ， 其位置由某個(gè)變址寄存器的內(nèi)容與位移量之和來確定 OP1=11,OP2=001。② OP碼域?qū)挾葹椋参?。 X1為尋址模式 ， 與 R1通用寄存器組一起 ， 形成一個(gè)操作數(shù) 。 (4)這種指令結(jié)構(gòu)用于訪問存儲(chǔ)器 。 4個(gè)組的列選通信號(hào) CAS3CAS0分別與 CPU送出的 4個(gè)字節(jié)允許信號(hào) BE3BE0相對(duì)應(yīng) ，以允許存取 8位的字節(jié)或 16位的字 。 應(yīng) 用 題 應(yīng) 用 題 ? 用 16K 1位的動(dòng)態(tài) RAM芯片構(gòu)成 64K 8位的存儲(chǔ)器 ， 要求： (1)畫出該存儲(chǔ)器組成的邏輯框圖 (2)設(shè)存儲(chǔ)器的讀寫周期均為 s， CPU在 1μ s 內(nèi)至少要訪問內(nèi)存一次 。 （ 2） 平均訪問時(shí)間 。 其真值為 x y= 22 () 計(jì) 算 題 ? 設(shè)有兩個(gè)浮點(diǎn)數(shù) N1 = 2j1 S1, N2 = 2j2 S2,其中階碼 2位 ,階符 1位 ,尾數(shù) 4位 ,數(shù)符 1位 . 設(shè) j1 = (10)2 S1=(+)2 j2 = (+10)2 ,S2 = (+),求 N1 N2 ,寫出運(yùn)算步驟及結(jié)果 ,積的尾數(shù)占 4位 ,要規(guī)格化結(jié)果 .根據(jù)原碼陣列乘法器的計(jì)算步驟求尾數(shù)之積。 解 : [j1]移 = 0010 [j2]補(bǔ) = 0010 計(jì) 算 題 解（ 1)浮點(diǎn)乘法規(guī)則： N1 N2 = (2j1 S1) (2j2 S2) =2(j1+j2) (S1 S2) (2)階碼求和 [j1 + j2]移 =[j1]移 +[j2]補(bǔ) = 0010+0010=0100, 值為移碼形式 0 (3)尾數(shù)相乘 積的符號(hào)位 = 0⊕0 = 0 符號(hào)位單獨(dú)處理 0 0 1 0 1 1 ____________________ 0 1 0 0 1 0 1 0 0 1 0 0 0 0 0 0 1 0 0 1 —————————— 1 1 0 0 0 1 1 故 N1 N2 = 20 (4)尾數(shù)規(guī)格化 ， 舍入 （ 尾數(shù) 4位 ） 故 N1 N2 = (+)2 = (+)2 2(01)2 計(jì) 算 題 ? 有浮點(diǎn)數(shù) x=25 ,y=23 (),階碼用４位移碼表示 ， 尾數(shù) （ 含符號(hào)位 ） 用８位原碼表示 ， 求 （ x y） 浮 ， 要求尾數(shù)用原碼陣列乘法器實(shí)現(xiàn) 。 解： （ １ ） 命中率 H = Nc / (Nc + Nm) = 1900 / (1900 + 100) = 主存慢于 cache的倍率 r = tm / tc = 250ns / 50ns = 5 訪問效率 e = 1 / [r+(1r)H] = 1 / [5+(15)] = % （ ２ ） 平均訪問時(shí)間 ta = tc / e = 50ns / = 60 ns 計(jì) 算 題 ? 已知 cache命中率Ｈ＝ ， 主存比 cache慢４倍 ， 已知主存存取周期為200ns， 求 cahce／主存系統(tǒng)的效率和平均訪問時(shí)間 解 : ∵ r = t m/t c = 4 ∴ t c = t m /4 = 50ns e = 1/[r+(1r)h] = 1/[4+(14) ] t a = t c /e = t c [43 ] = 50 = 53ns 應(yīng) 用 題 ? 有一個(gè)１６ K 16位的存儲(chǔ)器 ， 由 1K 4位的 DRAM芯片構(gòu)成 （ 芯片是64 64結(jié)構(gòu) ） 。試問采用那種刷新方式比較合理 ？ 兩次刷新的最大時(shí)間間隔是多少 ？ 對(duì)全部存儲(chǔ)單元刷新一遍所需的實(shí)際刷新時(shí)間是多少 ？ 解 : （ 1） 根據(jù)題意 ， 存儲(chǔ)器總?cè)萘繛?64KB， 故地址線總需 16位 。 當(dāng)進(jìn)行 32位存取時(shí) ， BE3BE0全無效 ，此時(shí)認(rèn)為存儲(chǔ)地址的 A1A0位為 00（ CPU沒有 A1， A0輸出引腳 ） ， 也即存儲(chǔ)地址 A23A0為 4的整數(shù)倍 。 分 析 題 ? 指令格式如下所示 。 具體定義如下： X1=00 寄存器直接尋址 E=R1i X1=01 寄存器間接尋址 E=(R1i) X1=10 基地址方式 0 E=(Rb0)+(R1i) X1=11 基地址方式 1 E=(Rb1)+(R1i) 其中 Rb0,Rb1分別為兩個(gè) 20位的基地址寄存器 。③ 在進(jìn)行所有的算術(shù)運(yùn)算時(shí) ， 累加器 AC0的內(nèi)容總是作為一個(gè)操作數(shù) ， 而運(yùn)算結(jié)果保存在 AC1。X=0,IX0變址； X=1,IX1變址實(shí)現(xiàn)的操作是： (AC0)?DM ,E=IX+D. 分 析 題 ? 一臺(tái)處理機(jī)具有如下指令字格式 : 1 3位 X OP 寄存器 地址 其中 ,每個(gè)指令字中專門分出 3位來指明選用哪一個(gè)通用寄存器 (12位 ),最高位用來指明它所選定的那個(gè)通用寄存器將用作變址寄存器 (X=1時(shí) ),主存容量最大為 16384字 . (1)假如我們不用通用寄存器也能直接訪問主存中的每一個(gè)操作數(shù) ,同時(shí)假設(shè)有用的操作碼位數(shù)至少有 7位 ,試問 :在此情況下 ,―地址 ” 碼域應(yīng)分配多少位 ?―OP‖碼域應(yīng)分配多少位 ?指令字應(yīng)有多少位 ? (2)假設(shè)條件位 X=0,且指令中也指明要使用某個(gè)通用寄存器 ,此種情況表明指定的那個(gè)通用寄存器將用作基值寄存器 .請(qǐng)?zhí)岢鲆粋€(gè)硬件設(shè)計(jì)規(guī)則 ,使得被指定的通用寄存器能訪問主存中的每一個(gè)位置 。 ① 將一個(gè)通用寄存器內(nèi)容與 AC0的內(nèi)容進(jìn)行相加的操作 ， 可定義如下指令格式： 8個(gè) OP2擴(kuò)充操作碼中任選一個(gè) ， 現(xiàn)選 OP2=000， 實(shí)現(xiàn)的操作是：(AC0)+(Ri)?AC1。 分 析 題 ? 如下圖所示的處理機(jī)是按下列規(guī)則設(shè)計(jì)的 ① 所有指令的字長(zhǎng)都是１６位 。 具體講 ， 按所給條件 ， 16位字長(zhǎng)的指令格式方案可設(shè)計(jì)如下： 15 10 9 8 7 4 3 0 O P X1 R1 R2分 析 題 其中 OP字段可指定 64條指令 。 (2)單字長(zhǎng) （ 32位 ） 二地址指令 (3)一個(gè)操作數(shù)在源寄存器 （ 共有 16位 ） ， 另一個(gè)操作數(shù)在存儲(chǔ)器中（ 由變址寄存器內(nèi)容 +偏移量決定 ） ， 所以是 RS型指令 。 再由 4個(gè)片組組成一個(gè) 1M 32位 （ 4MB） 的存儲(chǔ)模塊 。 而對(duì) CPU來說 ， 它可以在一個(gè)存取周期內(nèi)連續(xù)訪問８?jìng)€(gè)存儲(chǔ)體 ,各體的讀寫過程將重疊 （ 并行 ）進(jìn)行 。 ( 107)= 107(位 /s) 計(jì) 算 題 ? CPU執(zhí)行一段程序時(shí) ， cache完成存取的次數(shù)為 1900次 ， 主存完成存取的次數(shù)為 100次 ， 已知 cache存取周期為 50ns,主存存取周期為 250ns. 求： （ 1） cache/主存系統(tǒng)的效率 。 最終相乘結(jié)果為 [x y]浮 = 00 110, 。 解： 移碼采用雙符號(hào)位，尾數(shù)原碼采用單符號(hào)位，則有 Mx=, My=, [Ex]移 =00 011, [Ey]移 =11 011, [Ey]補(bǔ) =00 011 [x]浮 =00 011, , [y]浮 =11 011, (1) 求階碼和 [Ex+Ey]移 =[Ex]移 +[Ey]補(bǔ) =00 011 + 00 011 = 00 110, 值為移碼形式 2