【正文】 交換器 。 ① .將一個(gè)通用寄存器內(nèi)容與 AC0的內(nèi)容相加 ② .將 AC0的內(nèi)容存放到 DM中某個(gè)位置 ， 具體位置由某個(gè)變址寄存器的內(nèi)容與位移量之和來確定 。④ 數(shù)據(jù)存儲(chǔ)器 (DM)字長１６位 ， 最大容量 65536字 。 也可以用通用寄存器作 20位地址的高位部分 （ 全部或一部分 ） ， 在與低位部分形式地址相拼成 20位地址 。 X1,X2分別為兩組尋址模式 ， 分別與 R1和 R2通用寄存器組組成雙操作數(shù)字段 。該處理機(jī)的硬件特色是： ① 有兩個(gè)基值寄存器 （ 20位 ） 。 15 1 0 7 3 2 0OP 源寄存器 基值寄存器偏移量 （ 16 位）解 : （ 1）操作碼字段 OP為 16位，可指定 26 = 64 （ 2）雙字長（ 32位）二地址指令，用于訪問存儲(chǔ)器。 設(shè)ＰＣ ， Ｒ x， Ｒ b分別為指令計(jì)數(shù)器 ， 變址寄存器 ， 基地址寄存器 ， Ｅ為有效地址 ， 請回答以下問題： （ １ ） 該指令格式能定義多少種不同的操作 ？ 立即尋址操作數(shù)的范圍是多少 ？ （２） 在非間接尋址情況下，寫出各計(jì)算有效地址的表達(dá)式 （３） 設(shè)基址寄存器為１４位，在非變址直接基地址尋址時(shí)，確定存儲(chǔ)器可尋址的地址范圍 （４） 間接尋址時(shí)，尋址范圍是多少？ 分 析 題 解： （ 1） 該指令格式可定義 16種不同的操作 ， 立即尋址操作數(shù)的范圍是 –128 ~+127 （ 2） 絕對尋址 （ 直接尋址 ） E ＝ D 基值尋址 E = （ R b） +D 相對尋址 E = （ PC） +D 立即尋址 操作數(shù)在指令中 變址尋址 E = （ R X） +D （ 3） 由于 E = （ R b） +D， R b=14位 ， 故存儲(chǔ)器可尋址的地址范圍為（ 16383+127） ~（ 16383128） （ 4） 間接尋址時(shí) ， 尋址范圍為 64K， 因?yàn)榇藭r(shí)從主存讀出的數(shù)作為有效地址 （ 16位 ） 。 若配置 4個(gè)這樣的 4MB模塊 ，存儲(chǔ)器容量可達(dá) 16MB。 應(yīng) 用 題 應(yīng) 用 題 ? 一片 EDRAM的存儲(chǔ)容量為 1M 4位 ， 其中 Sel為片選信號 ， RAS為行選通信號 ， CAS為列選通信號 ， Ref為刷新信號 ， A0~A10為地址輸入信號 。 芯片本身地址線占 14位 ， 所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來組成整個(gè)存儲(chǔ)器 應(yīng) 用 題 應(yīng) 用 題 (2)根據(jù)已知條件 ， CPU在 1μ s內(nèi)至少需要訪存一次 ， 所以整個(gè)存儲(chǔ)器的平均讀 /寫周期與單個(gè)存儲(chǔ)器片的讀 /寫周期相差不多 ， 應(yīng)采用異步式刷新方式比較合理 。 解： 可采用多體交叉的存取方案 ， 即將主存分成８個(gè)相互獨(dú)立 ， 容量相同的模塊 M0, M1 ,M2,…… , M7,每個(gè)模塊３２ K 16位 。 芯片單元數(shù)為 1K則占用地址長度為 10位 （ A9~A0） 。 這樣連續(xù)讀取 m個(gè)字所需要時(shí)間為 t1 = T + (m – 1)τ = mτ + mτ –τ = (2m – 1) τ (2) 故存儲(chǔ)器帶寬為 W1 = 1/t1 = 1/(2m1)τ (3) 而順序方式存儲(chǔ)器連續(xù)讀取 m個(gè)字所需時(shí)間為 t2 = mT = m2 τ (4) 存儲(chǔ)器帶寬為 W2 = 1/t2 = 1/(m2 τ ) (5) 比較 (3)和 (5)式可知 ， 交叉存儲(chǔ)器帶寬 W1 順序存儲(chǔ)器帶寬 W2 計(jì) 算 題 ? 設(shè)存儲(chǔ)器容量為 32字 ， 字長 64位 ， 模塊數(shù) m = 4,分別用順序方式和交叉方式進(jìn)行組織 .若存儲(chǔ)周期 T = 200ns， 數(shù)據(jù)總線寬度為 64位 ， 總線傳送周期 τ = 50ns,問：順序存儲(chǔ)器和交叉存儲(chǔ)器帶寬各是多少 ？ 解 : 順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出 m=4個(gè)字的信息總量都是 q = 64位 4 =256位 順序存儲(chǔ)器和交叉存儲(chǔ)器連續(xù)讀出 4個(gè)字所需的時(shí)間分別是 t2 = mT = 4 200ns =800ns = 8 10 7(S) t1 = T + (m–1)t =200ns + 3 50ns = 350ns = 107 (S) 順序存儲(chǔ)器帶寬 W2 =q/t2 = 256 / (8 107) = 32 107 (位 /S) 交叉存儲(chǔ)器帶寬 W1 =q/t1 = 256 / ( 107) = 73 107 (位 /S) 計(jì) 算 題 ? 設(shè)存儲(chǔ)器容量為 512K字 ， 字長 32位 ， 模塊數(shù) M=8， 分別用順序方式和交叉方式進(jìn)行組織 。 解： S1為 x的尾數(shù)， S2為 y的尾數(shù)，則 S1 = ()10 = ()2 [S1]補(bǔ) = S2= ()10 = (+)2 [S2]補(bǔ) = z = x – y的二進(jìn)制浮點(diǎn)規(guī)格化結(jié)果。 求 ［ x y］ 浮 。 (4） 舍入處理 尾數(shù)為負(fù)數(shù) ， 且是雙倍字長的乘積 ， 按舍入規(guī)則 ， 尾數(shù)低位部分的前 4位為 1001， 應(yīng)作 “ 入 ” ， 故尾數(shù)為 。 證明 : (1)當(dāng)被乘數(shù) x的符號任意 ， 用補(bǔ)碼表示 ， 乘數(shù) y為正 。 ( 107)=16 107(位 /s) W1=q/t1=256247。設(shè) T單位為 μs ， 2ms=2022μs， 則死時(shí)間率 = 64T/2022 100% 應(yīng) 用 題 ? CPU的地址總線 16根 （ A15—A0， A0是低位 ） ， 雙向數(shù)據(jù)總線 16根(D15—D0)， 控制總線中與主存有關(guān)的信號有 MREQ(允許訪存 ， 低電平有效 )， R/W(高電平讀命令 ， 低電平寫命令 )。 這樣 ， 對每個(gè)模塊而言 ， 從 CPU給出訪存操作命令直到讀出信息仍然是一個(gè)存取周期時(shí)間 。 假定 16K 1位的 RAM芯片由 128 128矩陣存儲(chǔ)元構(gòu)成 ， 刷新時(shí)只對 128行進(jìn)行異步式刷新 ， 則刷新間隔為2ms/128 = s， 可取刷新信號周期為 15μ s。 解： 8個(gè)芯片共用片選信號 Sel， 行選通信號 RAS， 刷新信號 Ref和地址輸入信號 A0A10， 兩片 EDRAM芯片的列選通信號 CAS連在一起 ， 形成一個(gè) 1M 8位 （ 1`MB）的片組 。 尋址方式I X 有效地址 E 算法 說明(1) 0 00 E=D D 為偏移量(2) 0 01 指令地址 = ( P C) + D PC 為程序計(jì)數(shù)器(3) 0 10 E=(Rx)+D Rx為變址寄存器(4) 1 11 E=(R) R 為通用寄存器（ 5 ） 1 00 E=(D)(6) 0 11 E= ( Rb)+D Rb為基址寄存器分 析 題 解： (1).直接尋址 ， 操作數(shù)在有效地址 E=D的存儲(chǔ)單元中 (2).相對尋址 .操作數(shù)在 E=(PC)+D地存儲(chǔ)單元中 (3).變址尋址 ， 操作數(shù)在 E=(RX) + D的存儲(chǔ)單元中 (4).寄存器間接尋址 ， 通用寄存器的內(nèi)容指明操作數(shù)在主存中的地址 (5).間接尋址 ， 用偏移量做地址訪主存得到操作數(shù)的地址指示器 ， 再按地址指示器訪主存的操作數(shù) ， 因此間接尋址需兩次訪問主存 . (6).基值尋址 ， 操作數(shù)在 E=(Rb) + D 的存儲(chǔ)單元中 . 分 析 題 ? 一臺(tái)處理機(jī)具有如下指令格式 ２位 ６位　?。澄弧　　? ３位 X O P 源寄存器 目標(biāo)寄存器 地　址格式表明有８個(gè)通用寄存器 （ 長度１６位 ） ， X指定尋址模式 ， 主存實(shí)際容量為２５６ k字 。 31 26 2 2 1 8 17 1 6 15 0 O P － 源寄存器 變址寄存器 偏移量解： (1)操作碼字段為 6位 ， 可指定 26= 64種操作 ， 即 64條指令 。 分 析 題 ? 設(shè)機(jī)器字長 16位 ， 有 8個(gè)通用寄存器 ， 主存容量 128K字節(jié)