【文章內(nèi)容簡介】 過 reg語句實現(xiàn) – Always語句一直重復執(zhí)行，由敏感表中的變量觸發(fā) –在 begin和 end之間的語句順序執(zhí)行，屬于串行語句 行為描述方式例 1 電子設計自動化 Verilog HDL建模概述 ? 一位全加器行為建模 ? 采用更高級（更趨于行為級）的描述方式，即直接采用“ +”來描述加法 ? {Cout , Sun}表述將兩個信號拼接成一個寬度更長的信號。 行為描述方式例 2 電子設計自動化 Verilog HDL建模概述 ? 實際設計中往往是多種設計模式的混合。 ? 一般，對頂層設計采用結(jié)構(gòu)描述方式；對底層模塊，可采用數(shù)據(jù)流、行為級或兩者的結(jié)合 ? 如上面的兩位全加器，對頂層模塊（ Four_bit_FA）采用結(jié)構(gòu)描述方式進行“例化”，對底層模塊 (FA)可采用結(jié)構(gòu)描述、數(shù)據(jù)流描述或行為描述。 ? 三種建模方式 混合設計描述 電子設計自動化 Verilog HDL基本語法 ? 標識符 ? 注釋 ? 格式 ? 數(shù)字值集合 ? 數(shù)據(jù)類型 ? 運算符和表達式 ? 條件語句 ? Case語句 電子設計自動化 標識符 ? 定義：標識符（ identifier）用于定義模塊名、端口名、信號等。 ? 可以是一組 字母、數(shù)字、 $符號和 _(下劃線 )符號 的組合，但標識符的 第一個字符必須是字母或者下劃線 。另外， 標識符區(qū)分大小寫 。 ? 例： Count COUNT //與 Count不同 R56_68 FIVE$ ? 關鍵字， Verilog中的保留字。注意：只有小寫的關鍵字才是保留字 電子設計自動化 書寫規(guī)范建議 ? 用有意義的有效的名字，如 Sum、 CPU_addr等 ? 用下劃線區(qū)分詞 ? 采用一些前綴或后綴， 時鐘采用 Clk前綴： Clk_50， Clk_CPU 低電平采用 _n后綴： Enable_n ? 統(tǒng)一一定的縮寫，如全局復位信號 Rst ? 同一信號在不同層次保持一致性，如同一時鐘信號必須在各模塊中保持一致 ? 自定義的標識符不能與保留字同名 ? 參數(shù)采用大寫，如 SIZE 電子設計自動化 注釋 ? Verilog中有兩種注釋的方式，一種是一“ /*”符號開始，以“ */”符號結(jié)束，在兩個符號之間的語句都是注釋語句，因此可以擴展到多行。如 : ? 以上 n各語句都是注釋語句 ? 另一種是以“ //”開頭的語句，它表示以 //開始到本行的結(jié)束都屬于注釋語句 電子設計自動化 格式 ? Verilog HDL是區(qū)分大小寫的，即大小寫不同的標識符是不同的 ? Verilog書寫格式自由，一條語句可多行書寫；一行可寫多個語句 ? 空白（新行、制表符、空格）沒有特殊意義 ? 如 與 是一樣的 ? 一個語句一行 ? 采用空四格的 TAB鍵進行縮進 電子設計自動化 數(shù)字值集合 ? 值的集合 ? 常量（整型、實型、字符型） ? 變量 電子設計自動化 ? 四種基本的值類型 –0：邏輯 0或“假” –1：邏輯 1或“真” –X：未知值 –Z：高阻 ? 四種值得解釋內(nèi)置于語言中 ? 與門的輸入或表達式中的“ z”的值通常解釋為“ x” ? X值與 z值不區(qū)分大小寫，及 0x1z和 0X1Z相同 電子設計自動化 ? 整型、實型、字符串型 ? 下劃線符號“ _”可隨意用在整數(shù)或?qū)崝?shù)中，用來提高易讀性。注： 下劃線不能作為首字符 。 ? 整型書寫格式：簡單的十進制數(shù)格式；基數(shù)格式 ? 字符串型：雙引號內(nèi)的字符系列。 電子設計自動化 簡單的十進制格式 ? 帶有一個可選的“ +”或“ ”操作符的數(shù)字序列 ? 例如： ? 32 十進制數(shù) 32 ? 15 十進制數(shù) 15 電子設計自動化 基數(shù)表示法（一） ? 格式： [size]’base value –Size定義以位計的常量的位長； base為 o或 O（表示八進制）， b或 B（表示二進制）， d或 D（表示十進制）， h或 H（表示十六進制）之一；value是基于 base的值的數(shù)字序列。值 x和 z以及十六進制中的 a到 f不區(qū)分大小寫 電子設計自動化 基數(shù)表示法（二） ? 合法例子： ? 非法例子： 電子設計自動化 基數(shù)表示法（三） ? 注意： x（或 z）在十六進制中代表 4位 x（或 z），在八進制中代表 3位 x（或 z），在二進制中代表 1位 x（或 z）。 ? 整型數(shù)的長度定義是可選的，如沒有定義長度，數(shù)的長度為相應值中定義的位數(shù) ，如： ? 如果定義的長度比常量制定的長度長，通常在左邊填 0補位。但是如果數(shù)最左邊一位為“ x”或“ z”，就相應地用 x或 z在左邊補位。如： ? 如果長度定義的要小，最左邊的位相應地被截斷。如： 電子設計自動化 ? 雙引號內(nèi)的字符序列。字符串不能分成多行書寫。 ? 例： ? 整數(shù)型常量是可以綜合的，而實數(shù)型和字符串型常量都是不可綜合的 電子設計自動化 數(shù)據(jù)類型 ? 線網(wǎng)類型（ type） ? 寄存器類型（ reg type） 電子設計自動化 線網(wǎng)類型（ type） ? 常用 wire定義 ? 用于對結(jié)構(gòu)化器件之間的物理連線建模 ? 代表物理連接線，不存儲邏輯值，必須由器件驅(qū)動，通常由 Assign進行賦值，如： ? 當一個 wire類型的信號沒有被驅(qū)動時，缺省值為 z（高阻） ? 信號非有定義數(shù)據(jù)類型時，缺省為 wire類型 ? 語法： 電子設計自動化 寄存器類型（ reg type） ? Reg是最常用的寄存器類型，用于對存儲單元的描述，如 D觸發(fā)器， ROM。 ? 在某種觸發(fā)機制下分配一個值，在分配下一個值之前保留原值 ? Reg類型的變量，不一定是存儲單元，如在 always語句中進行描述的必須用 reg類型的變量。 ? 語法： ? 例： 電子設計自動化 寄存器類型（ reg type） ? 建模舉例： –用寄存器類型構(gòu)建兩位的 D觸發(fā)器： –用寄存器數(shù)組類型來建立存儲器的模型，如對 2個 8位的 RAM建模如下： –存儲單元必須一個一個地賦值 電子設計自動化 運算符 ? 關系運算符 ? 算術運算符 ? 邏輯運算符 ? 按位邏輯運算符 ? 條件運算符 ? 連接運算符 ? 移位運算符 電子設計自動化 算術運算符 ? 常用算術運算符： –加法（二元運算符）：“ +” –減法（二元運算符）：“ ” –乘法（二元運算符）：“ *” –除法（二元運算符）：“ /” –求余（二元運算符）：“ %” 電子設計自動化 關系運算符（一） ? 包括： – 大于 – 小于 –= 不小于 –= 不大于 –== 等于 –=== 全等 –!= 不等 –!== 不全等 ? 結(jié)果為 True（ 1）或 False（ 0）。如果操作數(shù)中有一位為 x或 z，那么結(jié)果為 x 電子設計自動化 關系運算符（二） ? 例： ? 如果操作數(shù)長度不同，長度較短的操作數(shù)在左方填 0補齊。例： ? 邏輯相等與不等的比較中，只要一個操作數(shù)含有 x或 z，比較結(jié)果為未知（ x）。如： 電子設計自動化 邏輯運算符（一） ? 包括： amp。amp。 邏輯與 || 邏輯或 ！ 邏輯非 ? 語法：（表達式 1） 邏輯運算符 （表達式 2） ? 運算結(jié)果為 0或 1，例： 電子設計自動化 邏輯運算符（二） ? 邏輯與（ amp。amp。）的真值表： ? 邏輯或（ ||）的真值表： 電子設計自動化 按位邏輯運算符（一） ? 包括： ~ 一元非，相當于非門運算 amp。 二元與，相當于與門運算 | 二元或，相當于或門運算 ^ 二元異或，相當于異或門運算 ~^, ^~ 二元異或非，即同或，相當