【文章內容簡介】
步置9當兩個異步置9輸入端S9(1)、S9(2)全為高電平,而異步置0輸入端RdRd2中有低電平時,與非門G2輸出的低電平分別加到F0和F3的端、FF2的端,使觸發(fā)器輸出為1001,幾實現(xiàn)置9的功能。 計數(shù)當RdRd2 和S9(1)、S9(2)輸入中有低電平時,使與非門GG2的輸出全為高電平,各觸發(fā)器則執(zhí)行JK觸發(fā)器的邏輯功能,電路可按不同的方式實現(xiàn)二—五—十進制加法計數(shù)。功能表:表—3 74LS290功能表復位輸入輸出Rd1Rd2S9(1)S9(2)QDQCQBQAHHLXLLLLHHXLLLLLXLHHHLLHLXHH H L L HXLXL計數(shù)LXLX計數(shù)74LS290的管腳分布如圖(8)所示: 圖(9)74LS290的管腳圖如果計數(shù)脈沖從CP1端輸入,從QD端輸出,則構成五進制加法器,實現(xiàn)五進制計數(shù),達到五分頻的目的。其構成五進制計數(shù)器(五分頻器)時的連接圖如圖(11)所示: 圖(11)74LS290構成五進制計數(shù)器的連接圖即由振蕩器產生的“秒”信號經集成塊74LS290后,由8腳QD輸出周期為5秒的頻率信號,達到五分頻的目的。該頻率信號一方面可做八分頻器和十二分頻器的始終時鐘脈沖;另一方面作為向主控器提供的周期為5秒的頻率信號P。按設計要求頻率信號P是否向主控器傳送,何時向主控器傳送由主控器所處狀態(tài)決定。只有主控器狀態(tài)在S1=Q1Q2=01或S3=Q1Q2=10時才向主控器傳送P信號。即當時,控制門g打開,同時使得控制門20打開,于是向主控器傳送P信號。P信號的產生邏輯圖如 圖(12)所示 : 圖(12)P信號產生的邏輯圖 S信號的產生與八分頻器的選用 由集成塊74LS290的8腳QD輸出的5秒的頻率信號經八分頻后可得到周期為40秒的頻率信號。在這里我們選用四位二進制同步加法器74LS161構成八進制計數(shù)器,實現(xiàn)八進制計數(shù),達到八分頻的目的。首先,我們來了解一下74LS161的結構與工作原理。74LS161的管腳分布如圖(13)所示: 圖(13)74LS161的管腳圖引腳說明:異步清零端,低電平有效。即該端為低電平時,計數(shù)器內部的四個觸發(fā)器清零。他的作用不受CP脈沖的影響。CP:時鐘脈沖輸入端,上升沿有效。CCO:動態(tài)進位輸出端。用來做n位級聯(lián)用。高電平有效,即通常處于低電平,出現(xiàn)進位信號時為高電平,進位信號為正脈沖。:同步預置控制端。低電平有效,即該端為低電平時可以通過輸入數(shù)據A、B、C、D對計數(shù)器的輸入狀態(tài)進行預置。該端通常是高電平。A、B、C、D:輸入數(shù)據端預置時,向各輸入數(shù)據端輸入數(shù)據,就可以使相應的輸出端QA、QB、QC、QD的狀態(tài)為輸入端的數(shù)據。QA、QB、QC、QD:計數(shù)器狀態(tài)輸出端。QD為最高位,QA為最低位。QD可做十六分頻輸出端,QC可做八分頻輸出端,QB可做四分頻輸出端,QA可做二分頻輸出端。ET、EP:使能端。在計數(shù)過程中使能端必須均為高電平,一旦其中一個使能端T或P為低電平時,計數(shù)器禁止讀數(shù),計數(shù)器保持禁止之前的讀數(shù)。 74LS161功能表:表—4 74LS161功能表輸入控制端 ET EP CP功能輸出LXXXX異步清零LLLLHLXX同步預置ABCDHHHH計數(shù)HHLXX禁止計數(shù)保持原有狀態(tài)HHXLX禁止計數(shù)保持原有狀態(tài)說明:H:高電平;L: 低電平;X:高低電均可; :上升沿有效;構成八進制計數(shù)器由74LS161的功能分析可知,可以通過置數(shù)法將該計數(shù)器設制成八進制計數(shù)器。即當A、B、C、D四輸入數(shù)據預置端接地,ET、EP接高電位,由2腳輸入5秒信號。計數(shù)器從QDQCQBQA=0000狀態(tài)開始計數(shù),經過7個計數(shù)脈沖后變成QDQCQBQA=0111狀態(tài),即QC、QB、QA均為高電平時,通過反相器21及與非門i、j輸出低電平信號給預置控制端,使計數(shù)器處于預置數(shù)工作狀態(tài),待第八個計數(shù)脈沖到來時,預置ABCD=0000,使計數(shù)器復位,構成八進制計數(shù)器。其連接圖如圖(14)所示: 圖(14)74LS161構成八進制計數(shù)器的連接圖