【正文】
Design [M].Holt Rinehart and Winston,Inc,199117。在繪制電路原理圖時(shí),感謝劉波同學(xué)的鼎立支持和幫助。在此,我謹(jǐn)向胡惟文老師表示衷心的感謝!同時(shí),我還得感謝數(shù)字電子技術(shù)的任課老師付祖清老師。特別是在計(jì)定時(shí)器的設(shè)計(jì)與選用過(guò)程中,胡老師建議用逐步分頻的方法得到相應(yīng)的計(jì)數(shù)器,起到了簡(jiǎn)化電路、精簡(jiǎn)儀器的效果;根據(jù)實(shí)際用幾個(gè)與非門代替異或門,以減少所選取的元件種類,達(dá)到生產(chǎn)實(shí)用、經(jīng)濟(jì)性的原理。下面是本人在完成設(shè)計(jì)過(guò)程中的幾點(diǎn)體會(huì): 一般來(lái)說(shuō),整體電路是由完成相應(yīng)功能的多個(gè)單元電路組成的,即可將整體電路模塊化; 正確設(shè)計(jì)出各單元是至關(guān)重要的,只有各單元電路正確無(wú)誤,才能保證整體電路按要求工作; 設(shè)計(jì)過(guò)程中,能達(dá)到某一設(shè)計(jì)目的的方法也許有很多種,但我們要從生產(chǎn)、經(jīng)濟(jì)的角度去選擇恰當(dāng)?shù)姆椒ǎ?選擇合適的元器件,以最大限度的簡(jiǎn)化電路。附:引腳圖 圖(22)74LS00引腳圖 圖(23)74LS04引腳圖 圖(24)74LS08引腳圖雖然這只是一個(gè)簡(jiǎn)單的小型電路設(shè)計(jì),但是通過(guò)對(duì)整體電路的設(shè)計(jì)及其涉及到的各種單元電路及元器件的工作原理、組成構(gòu)造的分析,很大程度上提高了我對(duì)該課程的理論水平及實(shí)踐操作能力,基本上掌握了此類設(shè)計(jì)基本思路與步驟。說(shuō)明:a~l用兩輸入四與非門74LS00實(shí)現(xiàn),1~24用反相器74LS04實(shí)現(xiàn)。各單元電路均能按要求正常工作以后,即可進(jìn)行總機(jī)調(diào)試。檢測(cè)P、S、L信號(hào)是否符合5秒、40秒60秒頻率要求,能否按要求向主控器傳輸信號(hào)。調(diào)試秒脈沖發(fā)生器。圖(21)信號(hào)波形圖故當(dāng)R=1KΩ,C=100uF時(shí),適當(dāng)調(diào)節(jié)R的阻值就可以得到周期為1秒的時(shí)鐘脈沖。這樣周而復(fù)始的充放電,使出端產(chǎn)生脈沖振蕩波形。這是,雖然V2由高變低,可V3又通過(guò)電容C隨V3發(fā)生正跳變,使V4變成低電平。但V2的高電平經(jīng)電阻R向電容充電,使V3逐漸升高,當(dāng)V3升到閥值電壓VT 時(shí),門3開(kāi)始翻轉(zhuǎn),V4由高變低。圖(20)信號(hào)發(fā)生器邏輯圖其工作過(guò)程是:當(dāng)V1由高電平跳變到低電平時(shí),V2由低變高。通常,RC電路延遲時(shí)間遠(yuǎn)大于門電路的傳輸時(shí)間,因此,振蕩頻率也就主要取決于RC電路的延遲時(shí)間,即f0= 1/(3~5)RC,T=1/f0=1/(3~5)RC。它是利用門電路固有的延遲時(shí)間而形成振蕩的。L信號(hào)的產(chǎn)生邏輯圖如 圖(18)所示 :圖(18)74LS92引腳圖由前面的分析可知:主控制器的四種狀態(tài)分別控制主、支干道紅、黃、綠燈的亮與滅。功能表表—5 74LS92的功能表計(jì)數(shù)輸出QD QC QB QA0 L L L L1 L L L H2 L L H L3 L L H H4 L H L L5 L H L H6 H L L L7 H L L H8 H L H L9 H L H H10 H H L L11 H H L H12 L L L L注:H表示高電平,L表示低電平 邏輯圖 圖(17)74LS92的邏輯圖則5秒的CP脈沖經(jīng)集成塊74LS92的14腳輸入后,當(dāng)QD、QB、QA均為高電平時(shí),通過(guò)反相器224及與非門k、l輸出周期為60秒的頻率信號(hào),達(dá)到十二分頻的目的。否則不能清零。在進(jìn)行六分頻時(shí),QA、QB、QC、QD的輸出狀態(tài)為六分頻計(jì)數(shù),且時(shí)鐘脈沖由CPB端輸入。QA、QB、QC、QD:分頻輸出端。74LS92的管腳分布如圖(16)所示: