【文章內(nèi)容簡介】 LSEQ1～ 4 通道選擇排序控制寄存器 1～ 4 AUTO_SEQ_SR 自動排序狀態(tài)寄存器 RESULT0～ RESULT15 轉(zhuǎn)換結(jié)果寄存器 1～ 15 CALIBRATION 校準寄存器 2022 自動排序器的工作原理 ? 2個 8狀態(tài)排序器 SEQ1和 SEQ2，也可級聯(lián)成一個 16狀態(tài)排序器 SEQ。 ? 狀態(tài)：排序器可以執(zhí)行的自動轉(zhuǎn)換數(shù)目。 ? ADC模塊能對一序列轉(zhuǎn)換自動排序。轉(zhuǎn)換結(jié)束后，結(jié)果依次保存在 RESULT0、 RESULT1…… 中。 ? 用戶也可對同一通道進行多次采樣，即“過采樣”，得到的采樣結(jié)果比傳統(tǒng)的單采樣結(jié)果分辨率高。 2022 單排序器級聯(lián)模式 2022 雙排序器并連模式 2022 ? 要完成 7個通道的轉(zhuǎn)換（通道 6 、 7和 12經(jīng)過自動排序后轉(zhuǎn)換），則 MAXCONV1的值應該設(shè)置為 6，且 CHSELSEQn寄存器的設(shè)置如下： 位 1512 位 118 位 74 位 30 70A3h 3 2 3 2 CHSELSEQ1 70A4h x 12 7 6 CHSELSEQ2 70A5h x x x x CHSELSEQ3 70A6h x x x x CHSELSEQ4 2022 流程圖 2022 MCBSP（多通道緩沖型串口） 2022 McBSP ? 什么是 McBSP ? 是 Multichannel Buffered Serial Port的縮寫，即多通道緩沖型串行接口，是一種多功能的同步串行接口 ? McBSP特點 ? 提供很強的可編程能力，可以配置為多種同步串口標準，直接與各種器件高速接口 ? T1/E1標準：通信器件 ? MVIP和 STBUS標準：通信器件 ? IOM2標準： ISDN器件 ? AC97標準： PC Audio Codec器件 ? IIS標準： Codec器件 ? SPI：串行 A/D、 D/A，串行存儲器等器件 ? 特殊配置 + 軟件配合，可與特殊器件接口 ? IIC：將 McBSP引腳配置為通用 I/O引腳，用軟件實現(xiàn) IIC標準 ? UART：將 McBSP引腳進行特殊連接，結(jié)合 DMA與軟件編程，方便實現(xiàn) UART功能 2022 發(fā)送器 CLKX FSX DX 接收器 CLKR FSR DR Clock Data Frame MSB LSB McBSP引腳與信號 ? CLKX：串行發(fā)送器位 時鐘引腳 ? FSX： 串行發(fā)送器幀同步引腳 ? DX： 串行發(fā)送器數(shù)據(jù)引腳 ? CLKR：串行接收器位 時鐘引腳 ? FSR： 串行接收器幀同步引腳 ? DR： 串行接收器數(shù)據(jù)引腳 ? CLKS：外部位 時鐘輸入引腳 2022 DX DR FSR CLKR CLKX FSX Data Bus SPC Control Logic DRR DXR XSR RBR RINT XINT DMA CPU RSR Expand Compress REVT XEVT McBSP結(jié)構(gòu)與原理 ? RSR：接收移位寄存器 ? RBR：接收緩沖寄存器 ? Expand： A律、 μ律擴展 ? DDR：數(shù)據(jù)接收寄存器 ? DXR：數(shù)據(jù)發(fā)送寄存器 ? Compress： A律、 μ律壓縮 ? XSR：發(fā)送移位寄存器 2022 McBSP可編程的能力 ? McBSP可編程的能力 ? 引腳信號功能可編程 ? 引腳信號極性可編程 ? 引腳信號方向可編程 ? 串行通信的位 時鐘來源和速率可編程 ? 串行通信的起始條件，即幀同步來源和形式可編程 ? 串行通信的結(jié)束條件可編程 ? 串行數(shù)據(jù)位流中的數(shù)據(jù)元的數(shù)據(jù)位長度可編程 ? 串行數(shù)據(jù)位流中的數(shù)據(jù)幀中包含的數(shù)據(jù)元個數(shù)可編程 ? 串行數(shù)據(jù)位流中的數(shù)據(jù)相個數(shù)可編程 2022 McBSP控制寄存器 ? 引腳控制寄存器 PCR ? 配置引腳的功能 ? 配置引腳的極性 ? 配置引腳的方向 ? 串口控制寄存器 SPCR ? 配置 McBSP串行收／發(fā)器的狀態(tài)和中斷 ? 采樣率發(fā)生器寄存器 SRGR ? 配置內(nèi)部產(chǎn)生的位 時鐘 ? 配置內(nèi)部產(chǎn)生的幀 同步時鐘 ? 接收／發(fā)送控制寄存器 RCR、 XCR ? 配置接收／發(fā)送的數(shù)據(jù)相個數(shù) ? 配置接收／發(fā)送的數(shù)據(jù)元個數(shù) ? 配置接收／發(fā)送的數(shù)據(jù)元位數(shù) 2022 McBSP特殊用途 ? McBSP的 6個外部引腳配置為通用的 I/O引腳 ? IIC總線標準： SDA、 SCL ? 用 McBSP的 6個外部引腳中可以配置為雙向的 2個引腳作為 SDA和 SCL ? 由軟件實現(xiàn) IIC總線標準的時序要求 ? IIC常被用作視頻器件的控制接口，也采用 IIC接口 ? McBSP用作通用異步串口 UART很多串行存儲器 ? 硬件連接 ? UART的 Tx與 McBSP的 DR與 FSR相連 ? UART的 Rx與 McBSP的 DX相連 ? McBSP的位 時鐘由內(nèi)部采樣率發(fā)生器產(chǎn)生，為 UART波特率 16 ? 軟件配置 ? McBSP的 16位代表 UART的 1位 ? 發(fā)送時，軟件將 UART的每 1位擴展為 16位，再由 McBSP發(fā)送 ? 接收時，軟件將 McBSP接收的 16位壓縮為 UART的 1位，并進行合并 ? 軟件還應負責處理 UART的起始位、奇偶校驗位和停止位 2022 串行通信接口 SCI 2022 SCI模塊結(jié)構(gòu)： ? 發(fā)送器 TX： ?SCITXBUF發(fā)送數(shù)據(jù)緩沖寄存器，存發(fā)送數(shù)據(jù)。 ?TXSHF－發(fā)送移位寄存器，每次 1位送到 SCITXD引腳。 ? 接收器 RX： ?RXSHF－接收移位寄存器，每次 1位將 SCITXD引腳上的數(shù)據(jù)移入。 ?SCIRXBUF接收數(shù)據(jù)緩沖寄存器，存 RXSHF接收到數(shù)據(jù)。 ? 一個可編程的波特率發(fā)生器 ? 控制和狀態(tài)寄存器 (映射在數(shù)據(jù)存儲器區(qū)） 2022 模塊結(jié)構(gòu)： 2022 傳輸模式： ? SCI有兩種多處理器通信協(xié)議：空閑線多處理器模式和地址位多處理器模式。這些協(xié)議允許在多個處理器之間傳送有效數(shù)據(jù)。 ? SCI提供了通用的異步接受器 /發(fā)送器通信模式，以便與許多普通的外設(shè)相互通信。異步模式需要兩條線與許多標準的設(shè)備（如 RS232C格式的終端和打印機等）連接。 2022 可編程的數(shù)據(jù)格式 ? SCI包括接收和發(fā)送的數(shù)據(jù)是 NRZ數(shù)據(jù)格式： ?1個起始位。 ?1～ 8個數(shù)據(jù)位。 ?1個偶 /奇 /非線性位。 ?1～ 2個結(jié)束位。 ?1個用于區(qū)別數(shù)據(jù)和地址的特殊位（只用于地址位模式）。 ? 為了對數(shù)據(jù)格式編程，要使用 SCICR寄存器。 2022 SCI多處理器通信 ? 多處理器通信格式允許一個處理器在同一串行線上有效地向其他處理器發(fā)送數(shù)據(jù)塊。 ? 地址字節(jié) (Address Byte)：發(fā)送信息塊的第一個字節(jié)包含一個地址位，所有接收端都要讀這個地址位。只有具有正確地址的接受端才可以接收數(shù)據(jù)。 ? 休眠位 (SLEEP) ：串行線上的處理器將 SLEEP置 1，處于睡眠狀態(tài)。當處理器對地址塊進行讀操作時，程序必須對休眠位 SLEEP清 0，以使能 SCI。 ? 兩種多處理器模式： ? 空閑線多處理器模式 ? 地址位多處理器模式 2022 空閑線多處理器模式 ? 空閑線多處理模式 (ADDR/IDLE MODE bit=0)：塊與塊之間有一段空閑時間，這段時間比塊中的幀間距離長。如果一幀之后有一個大于 10位的空閑時間，就表明一個新塊的開始。 2022 地址位多處理器模式 ? 地址位多處理器模式 (ADDR/IDLE MODE bit=0):在地址位協(xié)議中有一個特別的位 ——地址位，在每一塊數(shù)據(jù)的 第一