【文章內(nèi)容簡(jiǎn)介】 DSP 得： VM=(VDD+VTP+VTN KR )/(1+ KR ) 其中 KR =KN/KP 當(dāng)工藝確定， VDD、 VTN、 VTP、 μ N、 μ P 均確定 因而 VM取決于兩管的尺寸之比 WN/WP 21． 答： 1）電子遷移率較大，是空穴遷移率的兩倍，即 μ N=2μ P。 2）根據(jù)邏輯閾值與晶體管尺寸的關(guān)系 VM∝ WP/WN，在 VM 較大的取值范圍中， WP〉WN。 22. 解： KR=KN/KP= CMOS 反相器的 VOL=0V， VOH=VDD= VIL=(2Vout+VTPVDD+KRVTN)/(1+KR)= Vin = VIL時(shí)，有 1/2KN(VIL VTN)2=KP〔 (VDD VIL |VTP|)( VDD Vout) 1/2( VDD Vout)2〕 Vout2+ Vout =0 解得： Vout = ∴ VIL= VIH=〔 VDD+VTP +KR(2Vout +VTN) 〕 /(1+KR)= Vout+ Vin = VIH時(shí)，有 KN〔 (VIH VTN) Vout 1/2 Vout2〕 =1/2KP(VDDVIH|VTP|)2 +=0 解得： Vout= ∴ VIH= ∴ VNML=VILVOL= VNMH=VOHVIH= 23. 解： KR= μ NCOX(W/L)N/μ pCOX (W/L)P= 對(duì)于 CMOS 反相器而言， VOL=0V， VOH=VDD= VIL=(2Vout+VTPVDD+KRVTN)/(1+KR)= 當(dāng) Vin = VIL時(shí)， NMOS 飽和導(dǎo)通， PMOS 非飽和導(dǎo)通 由 IDSN = IDSP 得： 1/2KN(VIL VTN)2=KP〔 (VDD VIL |VTP|)( VDD Vout) 1/2( VDD Vout)2〕 Vout2+ Vout =0 解得： Vout = ∴ VIL= 同理， VIH=〔 VDD+VTP +KR(2Vout +VTN) 〕 /(1+KR)= Vout+ 當(dāng) Vin = VIH時(shí)， PMOS 飽和導(dǎo)通， NMOS 非飽和導(dǎo)通 由 IDSN = IDSP 得： KN〔 (VIH VTN) Vout 1/2 Vout2〕 =1/2KP(VDDVIH|VTP|)2 +=0 解得： Vout= ∴ VIH= ∴該 CMOS 反相器的噪聲容限： VNML=VILVOL= VNMH=VOHVIH= 邏輯閾值： VM=(VDD+VTP+VTN KR )/(1+ KR )= 17 24. 解： 1） VM=(VDD+VTP+VTN KR )/(1+ KR ) 即 =(+ KR )/ (1+ KR ) 解得： KR= KR =KN/KP=(μ NCOXWN/LN)/ (μ PCOXWP/LP) 即 =60WN/25WP ∴ WN/WP= 2） VTN 、 VTP 在標(biāo)稱(chēng)值有正負(fù) 15%的變化 則 VTNmin = VTNmax= VTPmin= VTPmax= VMmin=(VDD+VTPmin+VTNmin KR )/(1+ KR )= VMmax=(VDD+VTPmax+VTNmax KR )/(1+ KR )= ∴ VM： ~ 25. 答：有比反相器在輸出低電平時(shí)，驅(qū)動(dòng)管和負(fù)載管同時(shí)導(dǎo)通，其輸出低電平由驅(qū)動(dòng)管導(dǎo)通電阻和負(fù)載管導(dǎo)通電阻的分壓決定。為保持足夠低的低電平，兩個(gè)等效電阻應(yīng)保持一定的比值。當(dāng)驅(qū)動(dòng)管為增強(qiáng)型 N 溝 MOSFET，負(fù)載管為電阻或增強(qiáng)型 MOSFET 或耗盡型 MOSFET 時(shí)，即 E/R 反相器、 E/E 反相器、 E/D 反相器屬于有比反相器。 而無(wú)比反相器 在輸出低電平時(shí)，只有驅(qū)動(dòng)管導(dǎo)通，負(fù)載管是截止的，理想情況下，輸出低電平為 0。當(dāng)驅(qū)動(dòng)管為增強(qiáng)型 N 溝 MOSFET，負(fù)載管為 P 溝 MOSFET 時(shí)，即CMOS 反相器即屬于無(wú)比反相器，具有理想的輸入低電平 0。 26. 答：對(duì)于 CMOS 反相器，靜態(tài)功耗是指當(dāng)輸入為 0 或 VDD 時(shí)， NMOS 和 PMOS 總是一個(gè)導(dǎo)通、一個(gè)截止，沒(méi)有從 VDD 到 VSS 的直流通路，也沒(méi)有電流流入柵極，功耗幾乎為0。 動(dòng)態(tài)功耗包括短路電流功耗和瞬態(tài)功耗。短路電流功耗是指輸入由 0 跳變到 1 或由1 跳變到 0 的瞬變過(guò)程中， NMOS 和 PMOS 都導(dǎo) 通，存在從 VDD 到 VSS 的電流通路。瞬態(tài)功耗是指電路開(kāi)關(guān)動(dòng)作時(shí)，對(duì)輸出端負(fù)載電容進(jìn)行充放電引起的功耗。 27. 解： Vin Vout t t tPLH tPHL tf tr 50% 50% 50% 50% 90% 90% 10% 10% 18 圖中，導(dǎo)通延遲時(shí)間為 tPHL，截止延遲時(shí)間為 tPLH 延遲時(shí)間 tpd=(tPHL+tPLH)/2 上升時(shí)間 tr=2CL/KNVDD KN=μ NCOX(W/L)N 下降時(shí)間 tf =2CL/KPVDD KP=μ PCOX(W/L)P 若希望 tr=tf，則要求 WP=2WN 第 6 章 CMOS 靜 態(tài)邏輯門(mén) 1. 解： 2. 解：全加器的求和輸出 Sum 和進(jìn)位信號(hào) Carry 表示為三個(gè)輸入信號(hào) A、 B、 C 的函數(shù)： Sum=A⊕ B⊕ C=Carry(A+B+C)+ABC Carry=(A+B)C+AB A A B B B VDD F A A B B VDD B A A VDD 19 3. 解：標(biāo)準(zhǔn)反相器的導(dǎo)電因子為 KN=KP 邏輯門(mén) KN1=KN2=KN`， KP1=KP2=KP` 1） A=B=0 時(shí)，上拉管的等效導(dǎo)電因子 Keffp=KP`/2 2） A=0， B=1 或 A=1， B=0 時(shí)，下拉管的等效導(dǎo)電因子 Keffn=KN` 3） A=B=1 時(shí)，下拉管的等效導(dǎo)電因子 Keffn=2KN` 在最壞的工作條件下，即 1） 2），應(yīng)使 Keffn=KN`=KN， Keffp=KP`/2= KP KN=KP 即 2μ NCOX(W/L)`N=μ PCOX(W/L)`P ∴ WP/WN=2μ N/μ P=5 為保證最壞工作條件下，各邏輯門(mén)的驅(qū)動(dòng)能力與標(biāo)準(zhǔn)反相器的特性相同，要求 P 管的溝道長(zhǎng)度比 N 管大 5 倍以上。 4. 解： 標(biāo)準(zhǔn)反相器的導(dǎo)電因子為 KN=KP 邏輯門(mén) KN1=KN2= KN3 =KN4=KN`， KP1=KP2= KP3 =KP4=KP` 1） ABCD=0 時(shí)，上拉管的等效導(dǎo)電因子 Keffp= KP` A B B VDDD A A A A A A A VDDD B B B B B B C C C C C C Carry Sum A A B B D D C C VDD F 20 2） A、 B、 C、 D 中有一個(gè)為 1 時(shí)，上拉管的等效導(dǎo)電因子 Keffp=2/3 KP` 3） A、 B 中有一個(gè)為 1 且 C、 D 中有一個(gè)為 1 時(shí)，上拉管的等效導(dǎo)電因子 Keffp=KP`/2 4） ABCD=1 時(shí)，下拉管的等效導(dǎo)電因子 Keffn= KN` 5） AB、 CD 中有一個(gè)為 1 時(shí)，下拉管 的等效導(dǎo)電因子 Keffn=KN`/2 在最壞的工作條件下，即 3） 5），應(yīng)使 Keffn=KN`/2=KN， Keffp=KP`/2= KP KN=KP 即 μ NCOX(W/L)`N=μ PCOX(W/L)`P ∴ WP/WN=μ N/μ P= 要求 P 管的尺寸比 N 管大 倍以上。 5. 答： CMOS 靜態(tài)邏輯門(mén)的功耗包括靜態(tài)功耗和動(dòng)態(tài)功耗。靜態(tài)功耗幾乎為 0。但對(duì)于深亞微米器件，存在泄漏電流引起的功耗，此泄漏電流包括柵極漏電流、亞閾值漏電流及漏極擴(kuò)散結(jié)漏電流。 動(dòng)態(tài)功耗包括短路電流功耗，即切換電源時(shí)地線間的短路電流功 耗和瞬態(tài)功耗，即電容充放電引起的功耗兩部分。 6. 答：電路的功耗主要由動(dòng)態(tài)功耗決定，而動(dòng)態(tài)功耗取決于負(fù)載電容、電源電壓和時(shí)鐘頻率，所以減少負(fù)載電容，降低電源電壓，降低開(kāi)關(guān)活動(dòng)性是有效降低電路功耗的方法。 7. 解： г 1=(8г 0+10/3г CR)+（г 0 +г CR)=9г 0 +13/3г CR г 2=（ 4г 0 +2г CR） +（ 2г 0 +5/3г CR） =6г 0 +11/3г CR 因而第二種組合邏輯速度更快。 第 7 章 傳輸門(mén)邏輯 一、填空 1．寫(xiě)出傳輸門(mén)電路主要的三種類(lèi)型和他們的缺點(diǎn)： （ 1） ，缺點(diǎn)： ； （ 2） ，缺點(diǎn)： ； （ 3） ，缺點(diǎn)： 。 答案： NMOS 傳輸門(mén)，不能正確傳輸高電平， PMOS 傳輸門(mén)，不能正確傳輸?shù)碗娖剑?CMOS傳輸門(mén)，電路規(guī)模較大。 2． 傳輸門(mén)邏輯電路的振幅會(huì)由于 減小，信號(hào)的 也較復(fù)雜，在多段接續(xù)時(shí)，一般要插入 。 答案： 閾值損失，傳輸延遲，反相器。 3. 一般的說(shuō)，傳輸門(mén)邏輯電路適合 邏輯的電 路。比如常用的 和 。 答案：異或，加法器，多路選擇器 二、解答題 1．分析下面?zhèn)鬏旈T(mén)電路的邏輯功能，并說(shuō)明方塊標(biāo)明的 MOS 管的作用。 21 答案：根據(jù)真值表可知，電路實(shí)現(xiàn)的是 OUT=AB 的與門(mén)邏輯，方塊標(biāo)明的 MOS 管起到了電荷保持電路的功能。 2. 根據(jù)下面的電路回答問(wèn)題： 分析電路，說(shuō)明電路的 B 區(qū)域完成的是什么功能，設(shè)計(jì)該部分電路是為了解決 NMOS 傳輸門(mén)電路的什么問(wèn)題？ 答案：當(dāng)傳輸高電平時(shí)， 節(jié)點(diǎn) n1 電位升高，當(dāng)電位大于反向器 IV1 的邏輯閾值時(shí)，反向器輸出低電平，此低 電平加在 P1 管上， P1 管導(dǎo)通， n1 的電位可以上升到 VDD。 當(dāng)傳輸?shù)碗娖綍r(shí)， 節(jié)點(diǎn) n1 電位較低，當(dāng)電位小于反向器 IV1 的邏輯閾值時(shí)，反向器輸出高電平，此高電平加在 P1 管上， P1 管截止， n1 的電位保持傳輸來(lái)的低電平。說(shuō)明 B 部分電路具有電荷保持電路的功能。 設(shè)計(jì)該部分電路是為了解決 NMOS 傳輸門(mén)電路由于閾值電壓不能正確傳輸高電平的問(wèn)題。 3． 假定反向器在理想的 VDD/2時(shí)轉(zhuǎn)換 , 忽略溝道長(zhǎng)度調(diào)制和寄生效應(yīng)，根據(jù)下面的傳輸門(mén)電路原理圖回答問(wèn)題。 （ 1） 電路的功能是什么？ （ 2） 說(shuō)明電路的靜態(tài)功耗是否為零 ，并解釋原因。 答案：（ 1） 這個(gè)電路是一個(gè) NAND 門(mén) （ 2） 當(dāng) A=B= VDD, 在節(jié)點(diǎn) x 的電壓為 VX=VDDVt。這引起在傳輸晶體管驅(qū)動(dòng)的反 22 向器的靜態(tài)功耗。 4. 分析比較下面 2 種電路結(jié)構(gòu)，說(shuō)明圖 1 的工作原理，介紹它和圖 2 所示電路的相同點(diǎn)和不同點(diǎn)。 圖 1 圖 2 答案： S 作為控制電壓，由柵極輸入。當(dāng) S 為高電平時(shí)， I1可以正常傳輸，而 I2不能穿過(guò)MOS 單元。反之，當(dāng) S 為低電平 時(shí)， I2可以正常傳輸，而 I1不能。由此可以看出，圖 1 電路完成的是 2 輸入選擇器的功能。 圖 1 和圖 2 都可以完成 2 輸入選擇器的功能。圖 1 需要 7 個(gè)晶體管單元，而圖 2需要 14 個(gè)晶體管單元。圖 1 采用傳輸門(mén)結(jié)構(gòu)明顯縮小了電路的規(guī)模。 5．根據(jù)下面的電路回答問(wèn)題。 已知電路 B 點(diǎn)的輸入電壓為 ， C 點(diǎn)的輸入電壓為 0V。當(dāng) A 點(diǎn)的輸入電壓如圖 a 時(shí)，畫(huà)出 X 點(diǎn)和 OUT 點(diǎn)的波形，并以此說(shuō)明 NMOS 和 PMOS 傳輸門(mén)的特點(diǎn)。 A 點(diǎn)的輸入波形 答案 : 23 X 點(diǎn)的輸出波形 OUT 點(diǎn)的輸出波形 由此可以看出， NMOS 傳輸門(mén)電路不能正確傳輸高電平， PMOS 傳輸門(mén)電路不能正確傳輸?shù)碗娖健? 6．寫(xiě)出邏輯表達(dá)式 C=A? B的真值表，并根據(jù)真值表畫(huà)出基于傳輸門(mén)的電路原理圖。 答案： . 7. 相同的電路結(jié)構(gòu)，輸入信號(hào)不同時(shí)，構(gòu)成不同的邏輯功能 。以下電路在不同的輸入下可以完成不同的邏輯功能，寫(xiě)出它們的真值表，判斷實(shí)現(xiàn)的邏輯功能。 圖 1