微電子學概論第七章系統(tǒng)芯片soc設計(編輯修改稿)
2025-02-03 12:59 本頁面
【文章內容簡介】 USB等 IP核的分類 ?按照應用種類劃分 下一頁 上一頁 IP核的分類 ?按照描述和實現(xiàn)形式劃分 ?軟 IP ?硬 IP ?固 IP 特點：以 HDL描述；性能通過時序模擬驗證，不依賴于工藝和實現(xiàn)技術，可復用性高，可將軟核映射到自己的工藝上； 問題：價格高，提供者不多；用于 SOC設計時需要很多的設計投入；風險大；是否可以結合任一工藝庫進行綜合仍是問題 特點：以版圖形式描述；性能和面積經(jīng)過優(yōu)化；經(jīng)過工藝流片驗證；當用于 SOC設計時所需設計投入較少；安全性較高 問題：與工藝有關，在具體物理功能和性能方面難以修改；與工藝的相關性使電路其他部分的設計也需要使用該工藝 特點：以網(wǎng)表描述；經(jīng)過了 FPGA硬件驗證；時序特性經(jīng)過嚴格檢驗，只要保證布局布線中關鍵路徑的寄生參數(shù)不引起時序錯誤就可以保證芯片設計的正確性。 問題：與工藝相關限制了其使用范圍；網(wǎng)表的難讀性使發(fā)生時序錯誤難以修改 下一頁 上一頁 ?第三方 IP供應商 ?例： ARM（ advanced RISC Machines） ,Rambus公司：著重一種高度優(yōu)化的硬 IP開發(fā) ? Virtual Chips, Mentor Graphics：提供軟 IP庫 ? 各公司自己開發(fā) IP FOUNDRY代工廠 EDA工具開發(fā)商 IP核供應商 單元庫開發(fā)商 ASIC設計公司 …… .. IC SOC 20世紀 90年代 下一頁 上一頁 基于 IP復用的 SOC設計 ?系統(tǒng)芯片 SOC一般采用基于核設計，它是指將一個系統(tǒng)按功能劃分成若干模塊，然后直接利用第三方設計好的IP核，并將他們集成為一個具有特定功能芯片的過程。 ?基于核設計的核心就是復用 IP核。 ?IP核復用絕不等同于集成電路設計中的單元庫的使用，不是一些 IP核的簡單堆砌，還包含 IP核測試復用。 ?為了實現(xiàn) IP核的測試復用，需要在結構上進行精心設計 下一頁 上一頁 IP核復用技術 IP核復用技術 IP核生成 IP核的復用 IP核保護 ?比 IC設計更為嚴格 ?完整的文件化：需要給出規(guī)格說明、設計描述、測試方案 下一頁 上一頁 ?IP核 復用 ?IP選擇：目前可供選擇的好的 IP還有限 ?IP集成 ?不是 IP核的簡單堆砌，會出現(xiàn)一些問題，尤其接口和時序問題、信號完整性、功耗等問題 ?不同電路之間的兼容問題：模擬及混合信號、射頻等不同類型電路的集成要求不同 ? EDA工具還需發(fā)展 下一頁 上一頁 ?由于不同類型電路集成在一起，驗證工作變得十分困難 ? 數(shù)字電路、模擬電路、存儲器電路的驗證 ? 混合電路仿真模擬 ? 時延、功耗、信號完整性的驗證以及后仿真 SOC驗證 下一頁 上一頁 ?IP核的測試 (corelevel test) 完成對獨立 IP核的測試 ?IP核的測試訪問 (core test access) 完成對 IP核提供測試激勵，并將測試響應從 IP核中輸出 ?IP核測試外殼 (core test wrapper) 提供嵌入的 IP核與其 SOC環(huán)境交互的接口 SOC測試 SOC中 IP核的測試 下一頁 上一頁 ?天線效應（ antenna effect） 電荷聚集在金屬線上 ?電遷移效應（ electro
法律信息相關推薦
鄂ICP備17016276號-1