[工學(xué)]第四章存儲(chǔ)器(編輯修改稿)
2025-01-03 23:59 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 之對(duì)應(yīng)的存儲(chǔ)芯片。 特點(diǎn)：不需要地址譯碼器，線路簡(jiǎn)單，適用于連接存儲(chǔ)芯片較少的場(chǎng)合。 線選法 存儲(chǔ)器地址選擇 全譯碼法 將片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入，把經(jīng)譯碼器譯碼后的輸出作為各芯片的片選信號(hào)，將它們分別接到存儲(chǔ)芯片的片選端，以實(shí)現(xiàn)對(duì)存儲(chǔ)芯片的選擇。 譯碼法的優(yōu)點(diǎn)是每片 (或組 )芯片的地址范圍是唯 — 確定的，而且是連續(xù)的，也便于擴(kuò)展，不會(huì)產(chǎn)生地址重疊的存儲(chǔ)區(qū)，但全譯碼法對(duì)譯碼電路要求較高。 全譯碼法 部分譯碼法 是對(duì)高位地址線中的一部分(而不是全部 )進(jìn)行譯碼，以產(chǎn)生各存儲(chǔ)器芯片的片選控制信號(hào)。當(dāng)采用線選法地址線不夠用，而又不需要全部存儲(chǔ)器空間的尋址能力時(shí)，可采用這種方法。 部分譯碼法 存儲(chǔ)器芯片的容量擴(kuò)充 ?對(duì) 1來(lái)說(shuō)其地址范圍 ?00 0000 0000 0000~ ?00 0111 1111 1111 ?（即 0000H~07FFH） 6116( 1)+ 5VGNDCSI / O 0 ~ I / O 7WEOE6116( 2)A 0 ~A 10AB 的低 11 位+ 5VGNDCSI / O 0 ~ I / O 7WEOEDB譯碼器ABA 0 ~A 10AB 的低 11 位A 11 A 12 A 13Y 0Y 1( A B C ) 用 兩片 6116芯片 （ 2K 8） 即可擴(kuò)展成 4K 8位，這種擴(kuò)展方式就稱(chēng)為 字?jǐn)U展 。 對(duì) 2來(lái)說(shuō)其地址范圍 00 1000 0000 0000~00 1111 1111 1111 （即 0800H~0FFFH) 存儲(chǔ)器芯片的容量擴(kuò)充 ? 顯然，我們可以用 2片 2114組成 1K 8位的存儲(chǔ)器，這種擴(kuò)展方式稱(chēng)為 位擴(kuò)展 。 2114A 0 ~A 9AB的 低10 位I / O 1 ~ I / O 4接 DB 高 4 位+ 5VWEGNDCS2114I / O 1 ~ I / O 4接 DB 低 4 位+ 5VWEGNDCSABCBDBCSA 0 ~A 9AB的 低10 位 對(duì) 2114來(lái)說(shuō)，存儲(chǔ)容量是 1K 4位，而正常數(shù)據(jù)都以字節(jié)作為存儲(chǔ)單元，顯然需要進(jìn)行擴(kuò)展。 N= (1K 8位 )247。 ( 1K 4位 )= 2 ?什么是 cache ?Cache又叫高速緩沖存儲(chǔ)器，位于 CPU與內(nèi)存之間，是一種特殊的存儲(chǔ)器子系統(tǒng)。 ?目前比較常見(jiàn)的是兩極 cache結(jié)構(gòu)，即 cache系統(tǒng)由一級(jí)高速緩存 L1 cache和二級(jí)高速緩存 L2 cache組成， L1 cache通常又分為數(shù)據(jù) cache（ ICache）和指令 cache（ DCache），它們分別用來(lái)存放數(shù)據(jù)和執(zhí)行這些數(shù)據(jù)的指令。 為什么要使用 Cache? ?用以彌補(bǔ)主存速度的不足。 ?CPU速度與主存速度相差很大（例如，一般的 DRAM的工作速度比 CPU慢 100倍以上。 ?Cache工作速度很高，可以將其集成到 CPU內(nèi)。高性能 CPU通常用兩級(jí) Cache,一級(jí)在 CPU內(nèi)，其容量比較小，速度很快，第二級(jí)在主板上，容量比較大，速度比第一級(jí)低 5倍左右。 ?Cache全部用硬件調(diào)度對(duì)所有程序員都是透明的。 ?Cache與主存儲(chǔ)器之間以塊為單位進(jìn)行數(shù)據(jù)交換。塊的大小通常以在主存儲(chǔ)器的一個(gè)存儲(chǔ)周期內(nèi)可以訪問(wèn)到的數(shù)據(jù)長(zhǎng)度為限。 存儲(chǔ)系統(tǒng)
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1